模电数电笔试题汇总.docx
- 文档编号:25788136
- 上传时间:2023-06-14
- 格式:DOCX
- 页数:30
- 大小:32.12KB
模电数电笔试题汇总.docx
《模电数电笔试题汇总.docx》由会员分享,可在线阅读,更多相关《模电数电笔试题汇总.docx(30页珍藏版)》请在冰豆网上搜索。
模电数电笔试题汇总
模电数电笔试题汇总.txt小时候觉得父亲不简单,后来觉得自己不简单,再后来觉得自己孩子不简单。
越是想知道自己是不是忘记的时候,反而记得越清楚。
模拟电路面试题集锦2007
1、基尔霍夫定理的内容是什么?
基尔霍夫定律包括电流定律和电压定律
电流定律:
在集总电路中,任何时刻,对任一节点,所有流出节点的支路电流的代数和恒等于零。
电压定律:
在集总电路中,任何时刻,沿任一回路,所有支路电压的代数和恒等于零。
2、描述反响电路的概念,列举他们的应用。
反响,就是在电子系统中,把输出回路中的电量输入到输入回路中去。
反响的类型有:
电压串联负反响、电流串联负反响、电压并联负反响、电流并联负反响。
负反响的优点:
降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用。
电压负反响的特点:
电路的输出电压趋向于维持恒定。
电流负反响的特点:
电路的输出电流趋向于维持恒定。
3、有源滤波器和无源滤波器的区别
无源滤波器:
这种电路主要有无源元件R、L和C组成
有源滤波器:
集成运放和R、C组成,具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高,输出电阻小,构成有源滤波电路后还具有一定的电压放大和缓冲作用。
但集成运放带宽有限,所以目前的有源滤波电路的工作频率难以做得很高。
数字电路
1、同步电路和异步电路的区别是什么?
同步电路:
存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路:
电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。
2、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
将两个门电路的输出端并联以实现与逻辑的功能成为线与。
在硬件上,要用OC门来实现,同时在输出端口加一个上拉电阻。
由于不用OC门可能使灌电流过大,而烧坏逻辑门。
3、解释setup和holdtimeviolation,画图说明,并说明解决方法。
〔威盛VIA2003.11.06上海笔试试题〕
Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。
输入信号应提前时钟上升沿〔如上升沿有效〕T时间到达芯片,这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。
如果holdtime不够,数据同样不能被打入触发器。
建立时间(SetupTime)和保持时间〔Holdtime〕。
建立时间是指在时钟边沿前,数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。
4、什么是竞争与冒险现象?
怎样判断?
如何消除?
〔汉王笔试〕
在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号那么可能产生竞争和冒险现象。
解决方法:
一是添加布尔式的消去项,二是在芯片外部加电容。
5、名词:
SRAM、SSRAM、SDRAM
SRAM:
静态RAM
DRAM:
动态RAM
SSRAM:
SynchronousStaticRandomAccessMemory同步静态随机访问存储器。
它的一种类型的SRAM。
SSRAM的所有访问都在时钟的上升/下降沿启动。
地址、数据输入和其它控制信号均于时钟信号相关。
这一点与异步SRAM不同,异步SRAM的访问独立于时钟,数据输入和输出都由地址的变化控制。
SDRAM:
SynchronousDRAM同步动态随机存储器
6、FPGA和ASIC的概念,他们的区别。
〔未知〕
答案:
FPGA是可编程ASIC。
ASIC:
专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制本钱,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(ApplicationSpecificIC)相比,它们又具有设计开发周期短、设计制造本钱低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
7、什么叫做OTP片、掩膜片,两者的区别何在?
OTPmeansonetimeprogram,一次性编程
MTPmeansmultitimeprogram,屡次性编程
OTP〔OneTimeProgram〕是MCU的一种存储器类型
MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。
MASKROM的MCU价格廉价,但程序在出厂时已经固化,适合程序固定不变的应用场合;
FALSHROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;
OTPROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低本钱的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。
8、单片机上电后没有运转,首先要检查什么?
首先应该确认电源电压是否正常。
用电压表测量接地引脚跟电源引脚之间的电压,看是否是电源电压,例如常用的5V。
接下来就是检查复位引脚电压是否正常。
分别测量按下复位按钮和放开复位按钮的电压值,看是否正确。
然后再检查晶振是否起振了,一般用示波器来看晶振引脚的波形,注意应该使用示波器探头的“X10〞档。
另一个方法是测量复位状态下的IO口电平,按住复位键不放,然后测量IO口〔没接外部上拉的P0口除外〕的电压,看是否是高电平,如果不是高电平,那么多半是因为晶振没有起振。
另外还要注意的地方是,如果使用片内ROM的话〔大局部情况下如此,现在已经很少有用外部扩ROM的了〕,一定要将EA引脚拉高,否那么会出现程序乱跑的情况。
有时用仿真器可以,而烧入片子不行,往往是因为EA引脚没拉高的缘故〔当然,晶振没起振也是原因只一〕。
经过上面几点的检查,一般即可排除故障了。
如果系统不稳定的话,有时是因为电源滤波不好导致的。
在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。
如果电源没有滤波电容的话,那么需要再接一个更大滤波电容,例如220uF的。
遇到系统不稳定时,就可以并上电容试试〔越靠近芯片越好〕。
[转载]数字电路面试题集锦2007
1、同步电路和异步电路的区别是什么?
〔仕兰微电子〕
2、什么是同步逻辑和异步逻辑?
〔汉王笔试〕
同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
〔汉王笔试〕
线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上,要用oc门来实现,由于不用oc门可能使灌电流过大,而烧坏逻辑门。
同时在输出端口应加一个上拉电阻。
4、什么是Setup和Holdup时间?
〔汉王笔试〕
5、setup和holdup时间,区别.〔南山之桥〕
6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。
〔未知〕
7、解释setup和holdtimeviolation,画图说明,并说明解决方法。
〔威盛VIA
2003.11.06上海笔试试题〕
Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。
输入信号应提前时钟上升沿〔如上升沿有效〕T时间到达芯片,这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。
如果holdtime不够,数据同样不能被打入触发器。
建立时间(SetupTime)和保持时间〔Holdtime〕。
建立时间是指在时钟边沿前,数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除。
〔仕兰微电子〕
9、什么是竞争与冒险现象?
怎样判断?
如何消除?
〔汉王笔试〕
在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号那么可能产生竞争和冒险现象。
解决方法:
一是添加布尔式的消去项,二是在芯片外部加电容。
10、你知道那些常用逻辑电平?
TTL与COMS电平可以直接互连吗?
〔汉王笔试〕
常用逻辑电平:
12V,5V,3.3V;TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS那么是有在12V的有在5V的。
CMOS输出接到TTL是可以直接互连。
TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
11、如何解决亚稳态。
〔飞利浦-大唐笔试〕
亚稳态是指触发器无法在某个规定时间段内到达一个可确认的状态。
当一个触发器进入亚
稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平
上。
在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无
用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
12、IC设计中同步复位与异步复位的区别。
〔南山之桥〕
13、MOORE与MEELEY状态机的特征。
〔南山之桥〕
14、多时域设计中,如何处理信号跨时域。
〔南山之桥〕
15、给了reg的setup,hold时间,求中间组合逻辑的delay范围。
〔飞利浦-大唐笔试〕
Delay 16、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min。 组合逻辑电路最大延 迟为T2max,最小为T2min。 问,触发器D2的建立时间T3和保持时间应满足什么条件。 〔华 为〕 17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决 定最大时钟的因素,同时给出表达式。 〔威盛VIA2003.11.06上海笔试试题〕 18、说说静态、动态时序模拟的优缺点。 〔威盛VIA2003.11.06上海笔试试题〕 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。 〔威盛VIA 2003.11.06上海笔试试题〕 20、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入, 使得输出依赖于关键路径。 〔未知〕 21、逻辑方面数字电路的卡诺图化简,时序〔同步异步差异〕,触发器有几种〔区别,优 点〕,全加器等等。 〔未知〕 22、卡诺图写出逻辑表达使。 〔威盛VIA2003.11.06上海笔试试题〕 23、化简F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和。 〔威盛〕 24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP- wellprocess.Plotitstransfercurve(Vout-Vin)Andalsoexplainthe operationregionofPMOSandNMOSforeachsegmentofthetransfercurve? 〔威 盛笔试题circuitdesign-beijing-03.11.09〕 25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefine therationofchannelwidthofPMOSandNMOSandexplain? 26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大? 〔仕兰微电子〕 27、用mos管搭出一个二输入与非门。 〔扬智电子笔试〕 28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateand explainwhichinputhasfasterresponseforoutputrisingedge.(lessdelay time)。 〔威盛笔试题circuitdesign-beijing-03.11.09〕 29、画出NOT,NAND,NOR的符号,真值表,还有transistorlevel的电路。 〔Infineon笔 试〕 30、画出CMOS的图,画出tow-to-onemuxgate。 〔威盛VIA2003.11.06上海笔试试题〕 31、用一个二选一mux和一个inv实现异或。 〔飞利浦-大唐笔试〕 32、画出Y="A"*B+C的cmos电路图。 〔科广试题〕 33、用逻辑们和cmos电路实现ab+cd。 〔飞利浦-大唐笔试〕 34、画出CMOS电路的晶体管级电路图,实现Y="A"*B+C(D+E)。 〔仕兰微电子〕 35、利用4选1实现F(x,y,z)=xz+yz’。 〔未知〕 36、给一个表达式f="xxxx"+xxxx+xxxxx+xxxx用最少数量的与非门实现〔实际上就是化 简〕。 37、给出一个简单的由多个NOT,NAND,NOR组成的原理图,根据输入波形画出各点波形。 〔Infineon笔试〕 38、为了实现逻辑〔AXORB〕OR〔CANDD〕,请选用以下逻辑中的一种,并说明为什 么? 1〕INV2〕AND3〕OR4〕NAND5〕NOR6〕XOR答案: NAND〔未知〕 39、用与非门等设计全加法器。 〔华为〕 40、给出两个门电路让你分析异同。 〔华为〕 41、用简单电路实现,当A为输入时,输出B波形为…〔仕兰微电子〕 42、A,B,C,D,E进行投票,多数服从少数,输出是F〔也就是如果A,B,C,D,E中1的个数比0 多,那么F输出为1,否那么F为0〕,用与非门实现,输入数目没有限制。 〔未知〕 43、用波形表示D触发器的功能。 〔扬智电子笔试〕 44、用传输门和倒向器搭一个边沿触发器。 〔扬智电子笔试〕 45、用逻辑们画出D触发器。 〔威盛VIA2003.11.06上海笔试试题〕 46、画出DFF的结构图,用verilog实现之。 〔威盛〕 47、画出一种CMOS的D锁存器的电路图和幅员。 〔未知〕 48、D触发器和D锁存器的区别。 〔新太硬件面试〕 49、简述latch和filp-flop的异同。 〔未知〕 50、LATCH和DFF的概念和区别。 〔未知〕 51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。 〔南山之桥〕 52、用D触发器做个二分颦的电路.又问什么是状态图。 〔华为〕 53、请画出用D触发器实现2倍分频的逻辑电路? 〔汉王笔试〕 54、怎样用D触发器、与或非门组成二分频电路? 〔东信笔试〕 55、Howmanyflip-flopcircuitsareneededtodivideby16? (Intel)16分频? 56、用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出 carryout和next-stage.〔未知〕 57、用D触发器做个4进制的计数。 〔华为〕 58、实现N位JohnsonCounter,N="5"。 〔南山之桥〕 59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢? 〔仕兰 微电子〕 60、数字电路设计当然必问Verilog/VHDL,如设计计数器。 〔未知〕 61、BLOCKINGNONBLOCKING赋值的区别。 〔南山之桥〕 62、写异步D触发器的verilogmodule。 〔扬智电子笔试〕 moduledff8(clk,reset,d,q); inputclk; inputreset; input[7: 0]d; output[7: 0]q; reg[7: 0]q; always@(posedgeclkorposedgereset) if(reset) q<=0; else q<=d; endmodule 63、用D触发器实现2倍分频的Verilog描述? 〔汉王笔试〕 moduledivide2(clk,clk_o,reset); inputclk,reset; outputclk_o; wirein; regout; always@(posedgeclkorposedgereset) if(reset) out<=0; else out<=in; assignin=~out; assignclk_o=out; endmodule 64、可编程逻辑器件在现代电子设计中越来越重要,请问: a)你所知道的可编程逻辑器 件有哪些? b)试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。 〔汉王笔试〕 PAL,PLD,CPLD,FPGA。 moduledff8(clk,reset,d,q); inputclk; inputreset; inputd; outputq; regq; always@(posedgeclkorposedgereset) if(reset) q<=0; else q<=d; endmodule 65、请用HDL描述四位的全加法器、5分频电路。 〔仕兰微电子〕 66、用VERILOG或VHDL写一段代码,实现10进制计数器。 〔未知〕 67、用VERILOG或VHDL写一段代码,实现消除一个glitch。 〔未知〕 68、一个状态机的题目用verilog实现〔不过这个状态机画的实在比较差,很容易误解 的〕。 〔威盛VIA2003.11.06上海笔试试题〕 69、描述一个交通信号灯的设计。 〔仕兰微电子〕 70、画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱。 〔扬智电子笔试〕 71、设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱 数。 〔1〕画出fsm〔有限状态机〕;〔2〕用verilog编程,语法要符合fpga设计 的要求。 〔未知〕 72、设计一个自动饮料售卖机,饮料10分钱,硬币有5分和10分两种,并考虑找零: 〔1〕 画出fsm〔有限状态机〕;〔2〕用verilog编程,语法要符合fpga设计的要求;〔3〕设计 工程中可使用的工具及设计大致过程。 〔未知〕 73、画出可以检测10010串的状态图,并verilog实现之。 〔威盛〕 74、用FSM实现101101的序列检测模块。 〔南山之桥〕 a为输入端,b为输出端,如果a连续输入为1101那么b输出为1,否那么为0。 b: 请画出statemachine;请用RTL描述其statemachine。 〔未知〕 75、用verilog/vddl检测stream中的特定字符串〔分状态用状态机写〕。 〔飞利浦-大唐 笔试〕 76、用verilog/vhdl写一个fifo控制器(包括空,满,半满信号)。 〔飞利浦-大唐笔试〕 77、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能: y="lnx",其中,x 为4位二进制整数输入信号。 y为二进制小数输出,要求保存两位小数。 电源电压为3~5v假 设公司接到该工程后,交由你来负责该产品的设计,试讨论该产品的设计全程。 〔仕兰微 电子〕 78、sram,falshmemory,及dram的区别? 〔新太硬件面试〕 79、给出单管DRAM的原理图(西电版? 数字电子技术根底? 作者杨颂华、冯毛官205页图9 -14b),问你有什么方法提高refreshtime,总共有5个问题,记不起来了。 〔降低温 度,增大电容存储容量〕〔Infineon笔试〕 80、PleasedrawschematicofacommonSRAMcellwith6transistors,pointout whichnodescanstoredataandwhichnodeiswordlinecontrol? 〔威盛笔试题 circuitdesign-beijing-03.11.09〕 81、名词: sram,ssram,sdram 名词IRQ,BIOS,USB,VHDL,SDR IRQ: InterruptReQuest BIOS: BasicInputOutputSystem USB: UniversalSerialBus VHDL: VHICHardwareDescriptionLanguage SDR: SingleDataRate 压控振荡器的英文缩写(VCO)。 动态随机存储器的英文缩写(DRAM)。 名词解释,无聊的外文缩写罢了,比方PCI、ECC、DDR、interrupt、pipeline、 IRQ,BIOS,USB,VHDL,VLSIVCO(压控振荡器)RAM(动态随机存储器),FIRIIRDFT(离散 傅立叶变换)或者是中文的,比方: a.量化误差b.直方图c.白平衡 1、在本征半导体中,自由电子和空穴总是___,当温度升高时,本征载流子浓度___。 2、在PN结形成过程中,载流子存在两种运动形式,即___和___。 3、放大电路静态工作点随温度变化,是由于三极管的参数_________随温度变化引起 的。 4、在电源电路中,常用的三种整流方式? 5、什么叫交越失真? 产生的原因是什么? 6、功率放大电路按静态Q点设置不同分为_________三种工作状态。 7、理想集成运放开环电压放大倍数Aud=___,输入电阻Rid=___,输出电阻Rod=___, 共模抑制比Kcmr=___,开环带宽BW=___。 8、场效应管是通过改变___来改变漏极电流的,所以是一个___控制的___器件。 9、一个电感三点式振荡器的L1,L2,M,C,那么震荡频率f0=___。 10、某LC振荡器的震荡频率在50~1000HZ之间,通过电容来调节,由此可知电容C的最
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 模电数 电笔 试题 汇总