实验二 组合逻辑电路分析与测试.docx
- 文档编号:25760124
- 上传时间:2023-06-13
- 格式:DOCX
- 页数:19
- 大小:134.69KB
实验二 组合逻辑电路分析与测试.docx
《实验二 组合逻辑电路分析与测试.docx》由会员分享,可在线阅读,更多相关《实验二 组合逻辑电路分析与测试.docx(19页珍藏版)》请在冰豆网上搜索。
实验二组合逻辑电路分析与测试
实验二组合逻辑电路分析与测试
一、实验目的
1.掌握组合逻辑电路的分析方法。
2.验证半加器和全加器电路的逻辑功能。
3.了解两个二进制数求和运算的规律。
4.学会数字电子线路故障检测的一般方法。
二、实验原理
1.分析逻辑电路的方法:
根据逻辑电路图---写出逻辑表达式---化简逻辑表达式(公式法、卡诺图法)---画出逻辑真值表---分析得出逻辑电路解决的实际问题(逻辑功能)。
2.实验线路
(1)用与非门组成的半加器,如图4-4-1所示。
图4-4-1与非门组成的半加器
(2)用异或门组成的半加器,如图4-4-2所示。
。
图4-4-2异或门组成的半加器
(3)用与非门、与或非门和异或门组成的全加器,如图4-4-3所示:
3.集成块管脚排列图见附录
三、实验仪器及器材
1.数字实验箱2.集成块74LS00
3.集成块74LS544.集成块74LS86
5.万用表6.+5V直流电源
图4-4-3与非门、与或非门和异或门组成的全加器
四、实验内容及步骤
1.检查所用集成块的好坏。
2.测试用与非门组成的半加器的逻辑功能。
(1)按图4-4-1接线,先写出其逻辑表达式,然后将输入端A、B接在实验箱逻辑控制开关插孔,X1、X2、X3、Sn、Cn分别接在电平显示插孔接好线后,进行测试。
(2)改变输入端A、B的逻辑状态,观察各点相应的逻辑状态,将结果填入表4-4-1中,测试完毕,切断电源,分析输出端逻辑状态是否正确。
表4-4-1
输入端
输出端
A
B
X1
X2
X3
Sn
Cn
0
0
0
1
1
0
1
1
3.测试用异或门和与非门组成的半加器的逻辑功能
(1)按图4-4-2接线,将输入端A、B分别接在逻辑控制开关插孔,Cn、Sn分别接在电平显示插孔,接好线后进行测试。
(2)改变输入端An、Bn的逻辑状态,观察Sn和Cn的显示状态,并将测试结果填入表4-4-2中,并分析结果正确与否。
若输出有误,分析其原因并查找故障点。
4.测试用与非门、与或非门组成的全加器的逻辑功能。
(1)按图4-4-3接线,输入端An、Bn、Cn-1分别接逻辑控制开关插孔,Sn、Cn分别接电平显示插孔,接好线后进行测试。
表4-4-2
输入端
被加数
A
0
0
1
1
加数
B
0
1
0
1
输出端
半加和
Sn
进位
Cn
(2)改变An、Bn、Cn-1的输入状态,观察输出Sn和Cn相应的逻辑状态,将观察结果填入表4-4-3中。
切断电源后,分析结果正确与否,若输出有误,分析其原因并查找故障点。
表4-4-3
输入端
被加数An
0
1
0
1
0
1
0
1
加数Bn
0
0
1
1
0
0
1
1
低位进位Cn-1
0
0
0
0
1
1
1
1
输出
全加和Sn
进位Cn
五、实验注意事项
1.实验接线前首先验证用到的与或非、异或、与非门的逻辑功能,检查集成块是否完好。
2.与或非、异或、与非门中,当某一组输入端不用时,应按规定处理。
六、实验报告要求
1.分析逻辑电路图,说明逻辑电路的功能。
2.对逻辑电路的功能进行实验测试,并记录测试结果。
3.分析组合电路实验的体会。
实验三组合逻辑电路的设计与测试
一、实验目的
1.掌握组合逻辑电路的设计与测试方法。
2.进一步提高归纳逻辑问题的能力。
二、实验原理
1.使用中、小规模集成电路来设计组合电路是最常见的逻辑电路设计方法。
设计组合电路的一般步骤如图4-5-1所示。
图4-5-1组合逻辑电路设计流程图
根据设计任务的要求建立输入、输出变量,并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式,画出逻辑图,用标准器件构成逻辑电路。
最后,用实验来验证设计的正确性。
2.组合逻辑电路设计举例
用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时,输出端才为“1”。
设计步骤:
根据题意列出真值表如表4-5-1所示,再填入卡诺图表4-5-2中。
表4-5-1
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
A
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Z
0
0
0
0
0
0
0
1
0
0
0
1
0
1
1
1
表4-5-2
DA
BC
00
01
11
10
00
01
1
11
1
1
1
10
1
由卡诺图得出逻辑表达式,并演化成“与非”的形式。
Z=ABC+BCD+ACD+ABD
=
根据逻辑表达式画出用“与非门”构成的逻辑电路如图4-5-2所示。
图4-5-2表决电路逻辑图
用实验验证逻辑功能在实验装置适当位置选定三个14P插座,按照集成块定位标记插好集成块CC4012。
按图4-5-2接线,输入端A、B、C、D接至逻辑开关输出插口,输出端Z接逻辑电平显示输入插口,按真值表(自拟)要求,逐次改变输入变量,测量相应的输出值,验证逻辑功能,与表4-5-1进行比较,验证所设计的逻辑电路是否符合要求。
三、实验仪器与器件
1.+5V直流电源2.逻辑电平开关
3.逻辑电平显示器4.直流数字电压表
5.CC4011×2(74LS00)CC4012×3(74LS20)CC4030(74LS86)
CC4081(74LS08)74LS54×2(CC4085)CC4001(74LS02)
四、实验内容及步骤
1.按图4-5-1接线验证四人表决器逻辑功能。
2.设计一个三人表决器,设计要求A具有否决权,用与非门完成电路,要求按本文所述的设计步骤进行,直到测试电路逻辑功能符合设计要求为止。
3.三人表决器列出真值表如表4-5-1
表4-5-1
输入
输出
A
B
C
Y
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
4.根据三人表决器真值表,画出三变量逻辑卡诺图
5.三人表决器设计参考电路图4-5-3
图4-5-3三人表决A具有否决权电路逻辑图
*6.下列设计题目供同学们根据自己的学习兴趣选做
(1)数据范围指示器的设计与实验:
设A、B、C、D是4位二进制数码,可用来表示16个十进制数。
设计一个组合逻辑电路,使之能区分下列三种情况
0≤X≤4;5≤X≤9;10≤X≤15:
要求用与非门及八选一数据选择器两种方法实现。
(2)数码转换电路的设计与实验:
有一测试系统的测试结果是以二进制数码表示,数的范围为0~13,要求用两个七段数码管显示十进制数,试设计将二进制数码转换成2位8421BCD码的电路。
(3)奇偶校验电路的设计与实验:
用一个3线—8线译码器和最少的门电路设计一个奇偶校验电路,要求当输入的四个变量中有偶数个1时输出为1,否则为0。
(4)3位二进制加/减器的设计与实验
①有进位输出的3位二进制全加器的设计与实验:
全加器的输入变量是被加数Bi、加数Ai以及低位送来的进位Ci,输出函数为和数Si及向高位发出来的进位Ci+1,下标i为二进制数的第i位。
要求设计一个3位二进制全加器。
②3位二进制全减器的设计与实验:
全减器输入变量为被减数Xi、减数Yi以及低位送来的借位Bi,全减器的输出为差数Di,以及向高位发出的借位Bi+1,下标i为二进制数的第i位。
(4)要求设计一个3位二进制全减器。
3位二进制加/减器的设计与实验:
在控制变量控制下,既能做加法运算又能做减法运算的电路称为加/减器。
其输入变量为加数Ai(被减数Xi)、被加数Bi(减数Yi)、低位来的进位Ci(借位Bi),以及控制加/减运算的控制变量M。
当M为高电平时做加法运算,当M为低电平时做减法运算。
其输出端有两个:
一是和(差)数Si(Di),另一个是向高位发出的进位Ci+1:
(借位Bi+1)。
设计一个3位二进制加/减器。
(5)编码器、译码器的设计与实验
①8421BCD编码器的设计与实验:
此电路具有10个数码输入端0~9,当某一输入端为高电平而其余输入端全为低电平时,表示有某一个十进制数码输入,输出仍为相应的4位二进制数码,这个数码称做BCD码。
试设计一个BCD码编码器。
②8421BCD译码器的设计与实验:
此电路有输入端四个,输入8421BCD码;有十个输出端,分别表示十进制数码0~9。
当某一输出为高电平时,表示相应的8421BCD码被译出,此电路与上述编码器连起来,可以互相校验设计的正确性。
试设计一个8421BCD码译码器。
(6)显示电路的设计与实验:
设计一个显示电路,用七段译码器显示A、B、C、D、E、F、G和H8个英语字母。
要求先用3位二进制数对这些字母进行编码,然后进行译码显示。
(7)血型关系检测电路的设计与实验:
人类有四种血型:
A、AB、B和O型。
输血时。
输血者和受血者必须符合图4-5-4的规定,即O型血可以输给任何血型的人,但是O型血的人只能接收O型血;AB型血的人只能输给AB型血的人;但AB型血的人能接受所有血型的血;A型可以输给A型及AB型血的人,而A型血的人能接受A型血及O型血;B型血输给B型及AB型血的人,而B型血的人能接受B型血及O型血。
试用与非门设计一电路,判断输血和受血者是否符合规定。
如符合,输出为1,否则输为0。
图4-5-4血型关系示意图
五、实验注意事项
1.根据所给的标准器件完成设计组合电路的任务,并画出逻辑电路图。
2.实验接线前应先验证用到的与非门的逻辑功能,检查其好坏。
3.当与非门中某一端不用时应作处理。
4.实验课前同学们利用课余时间设计好逻辑电路图。
5.带*的实验项目为选做内容。
六、实验报告要求
1.写出所选题目的实验步骤和测试方法。
2.根据所选用的器件画出逻辑电路图,并安装调试电路。
3.分析实验结果,排除实验过程中出现的故障。
4.组合电路设计体会。
实验四 译码器及其应用
一、实验目的
1.掌握中规模集成译码器的逻辑功能和使用方法。
2.熟悉数码管的使用方法。
二、实验原理
译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”,变成相应的状态,使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数据分配,存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1.变量译码器(又称二进制译码器),用以表示输入变量的状态,如2线-4线、3线-8线和4线-16线译码器。
若有n个输入变量,则有2n个不同的组合状态,就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线-8线译码器74LS138为例进行分析,图4-6-1(a)、(b)分别为其逻辑图及引脚排列。
其中A2、A1、A0为地址输入端,
~
为译码输出端,S1、
、
为使能端。
当S1=1,
+
=0时,器件使能,地址码所指定的输出端有信号(为0)输出,其它所有输出端均无信号(全为1)输出。
当S1=0,
+
=X时,或S1=X,
+
=1时,译码器被禁止,所有输出同时为1。
(a)(b)
图4-6-13-8线译码器74LS138逻辑图及引脚排列
二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息,器件就成为一个数据分配器(又称多路分配器),如图4-6-2所示。
若在S1输入端输入数据信息,
=
=0,地址码所对应的输出是S1数据信息的反码;若从
端输入数据信息,令S1=1、
=0,地址码所对应的输出就是
端数据信息的原码。
若数据信息是时钟脉冲,则数据分配器便成为时钟脉冲分配器。
根据输入地址的不同组合译出唯一地址,故可用作地址译码器。
接成多路分配器,可将一个信号源的数据信息传输到不同的地点。
二进制译码器还能方便地实现逻辑函数,如图4-6-3所示,实现的逻辑函数是
Z=
+ABC
图4-6-2作数据分配器图4-6-3实现逻辑函数
利用使能端能方便地将两个3/8译码器组合成一个4/16译码器,如图4-6-4所示。
图4-6-4用两片74LS138组合成4/16译码器
2.数码显示译码器
(1)七段发光二极管(LED)数码管
LED数码管是目前最常用的数字显示器,图4-6-5(a)、(b)为共阴管和共阳管的电路,(c)为两种不同出线形式的引出脚功能图。
一个LED数码管可用来显示一位0~9十进制数和一个小数点。
小型数码管(0.5寸和0.36寸)每段发光二极管的正向压降,随显示光(通常为红、绿、黄、橙色)的颜色不同略有差别,通常约为2~2.5V,每个发光二极管的点亮电流在5~10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动能力。
(a)共阴连接(“1”电平驱动)(b)共阳连接(“0”电平驱动)
(c)符号及引脚功能
图4-6-5LED数码管
(2)BCD码七段译码驱动器
此类译码器型号有74LS47(共阳),74LS48(共阴),CC4511(共阴)等,本实验系采用CC4511BCD码锁存/七段译码/驱动器。
驱动共阴极LED数码管。
图4-6-6为CC4511引脚排列。
图4-6-6CC4511引脚排列
其中A、B、C、D—BCD码输入端,a、b、c、d、e、f、g—译码输出端,输出“1”有效,用来驱动共阴极LED数码管。
—测试输入端,
=“0”时,译码输出全为“1”
—消隐输入端,
=“0”时,译码输出全为“0”
LE—锁定端,LE=“1”时译码器处于锁定(保持)状态,译码输出保持在LE=0时的数值,LE=0为正常译码。
CC4511内接有上拉电阻,故只需在输出端与数码管笔段之间串入限流电阻即可工作。
译码器还有拒伪码功能,当输入码超过1001时,输出全为“0”,数码管熄灭。
在数字电路实验装置上已完成了译码器CC4511和数码管BS202之间的连接。
实验时,只要接通+5V电源和将十进制数的BCD码接至译码器的相应输入端A、B、C、D即可显示0~9的数字。
四位数码管可接受四组BCD码输入。
CC4511与LED数码管的连接如图4-6-7所示。
图4-6-7CC4511驱动一位LED数码管
表4-6-1
输入
输出
S1
+
A2
A1
A0
1
0
0
0
0
1
0
0
0
1
1
0
0
1
0
1
0
0
1
1
1
0
1
0
0
1
0
1
0
1
1
0
1
1
0
1
0
1
1
1
0
×
×
×
×
×
1
×
×
×
三、实验仪器与器件
1、+5V直流电源2、双踪示波器
3、连续脉冲源4、逻辑电平开关
5、逻辑电平显示器6、拨码开关组
7、译码显示器8、74LS138×2CC4511
四、实验内容及步骤
1.74LS138译码器逻辑功能测试。
将译码器使能端S1、
、
及地址端A2、A1、A0分别接至逻辑电平开关输出口,八个输出端
依次连接在逻辑电平显示器的八个输入口上,拨动逻辑电平开关,按表4-6-1逐项测试74LS138的逻辑功能。
表4-6-2
输入
输出
LE
D
C
B
A
a
b
c
d
e
f
g
显示字形
×
×
0
×
×
×
×
×
0
1
×
×
×
×
0
1
1
0
0
0
0
0
1
1
0
0
0
1
0
1
1
0
0
1
0
0
1
1
0
0
1
1
0
1
1
0
1
0
0
0
1
1
0
1
0
1
0
1
1
0
1
1
0
0
1
1
0
1
1
1
0
1
1
1
0
0
0
0
1
1
1
0
0
1
0
1
1
1
0
1
0
0
1
1
1
0
1
1
0
1
1
1
1
0
0
0
1
1
1
1
0
1
0
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
×
×
×
×
2.数据拨码开关的使用。
将实验装置上的四组拨码开关的输出Ai、Bi、Ci、Di分别接至4组显示译码/驱动器CC4511的对应输入口,LE、
、
接至三个逻辑开关的输出插口,接上+5V显示器的电源,然后按功能表4-6-2输入的要求揿动四个数码的增减键(“+”与“-”键)和操作与LE、
、
对应的三个逻辑开关,观测拨码盘上的四位数与LED数码管显示的对应数字是否一致,及译码显示是否正常。
3.用两片74LS138组合成一个4线—16线译码器,自己设计表格,并进行实验。
4.用74LS138构成时序脉冲分配器
参照图4-6-2和实验原理说明,时钟脉冲CP频率约为10KHz,要求分配器输出端
~
的信号与CP输入信号同相。
画出分配器的实验电路,用示波器观察和记录在地址端A2、A1、A0分别取000~1118种不同状态时
~
端的输出波形,注意输出波形与CP输入波形之间的相位关系。
五、实验注意事项
1.实验前应复习有关译码器和分配器的原理。
2.为保证实验顺利进行,实验前先了解中规模集成电路管脚的作用。
3.注意器件电源的极性和管脚排列。
六、实验报告要求
1.画出实验线路,把观察到的波形画在坐标纸上,并标出对应的地址码。
2.根据实验内容,画出所需的实验线路,填好实验数据记录表格。
3.对实验结果进行分析、讨论。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验二 组合逻辑电路分析与测试 实验 组合 逻辑电路 分析 测试