EDA设计报告的格式和要求.docx

EDA设计报告的格式和要求.docx

《EDA设计报告的格式和要求.docx》由会员分享，可在线阅读，更多相关《EDA设计报告的格式和要求.docx（18页珍藏版）》请在冰豆网上搜索。

EDA设计报告的格式和要求

EDA设计报告

一、设计要求

1、掌握用VerilogHDL语言的设计方法；

2、掌握VerilogHDL语言程序的基本结构，学习编写简单的VerilogHDL设计使用程序；

3、了解QuartusⅡ软件的基本使用方法，数字电路系统的设计流程；

4、在QuartusⅡ环境下，对其设计功能进行编程、仿真，并下载到ＥＤＡ试验箱的FPGA芯片，验证其设计的正确性。

二、QuartusⅡ软件介绍

QuartusII图标

QuartusII是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescriptionLanguage）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

　　QuartusII可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。

具有运行速度快，界面统一，功能集中，易学易用等特点。

　　QuartusII支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。

对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。

　　此外，QuartusII通过和DSPBuilder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。

　　MaxplusII作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。

目前Altera已经停止了对MaxplusII的更新支持，QuartusII与之相比不仅仅是支持器件类型的丰富和图形界面的改变。

Altera在QuartusII中包含了许多诸如SignalTapII、ChipEditor和RTLViewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了MaxplusII友好的图形界面及简便的使用方法。

AlteraQuartusII作为一种可编程逻辑的设计环境,由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。

1．设计过程流程图；

（1）创建工程准备工作

1创建一个文件夹

2输入源程序

3文件存盘

（2）创建工程

1打开建立新工程的窗口

2将设计文件加入工程中

3选择仿真器和综合器类型

4选择目标芯片

5工具设置

6结束设置

（3）编译前设置

1选择ＦＰＧＡ目标芯片

2选择配置器件的工作方式

3选择配置器件和编程方式

4选择目标器件闲置引脚的状态

（4）全程编译

（5）时序仿真

1打开波形编辑器

2设置仿真时间区域

3波形文件存盘

4将工程的端口信号节点选入波形编辑器中

5编辑输入波形（输入激励信号）

6总线数据格式设置

7仿真器参数参数设置

8启动仿真器

9观察仿真结果

（6）观察ＲＴＬ电路

（7）引脚锁定和下载

1选择Assignments→AssignmentsEditor

2双击《new》，选择本工程要锁定的端口信号名

3存储引脚锁定的信息后，在编译一次

（8）编程下载

1打开编程窗口和配置文件

2设置编程器

3选择编程器

4硬件测试

2．简单使用说明；

三、设计思路

1．设计题目要求分析说明

设计基于FPGA的红绿灯交通信号控制器

．只考虑两个方向的路面交通的控制，认为两个方向具有相同的情况；

b．在每个方向设置红R、绿G、黄Y和左拐灯4种信号灯，用红灯禁止通行，绿灯容许直线通行和右拐，左拐灯控制左拐。

黄灯亮容许车辆有时间停靠到禁止线以外；

c．在自动控制模式时，红灯亮时间为55秒，路灯亮的时间为40秒，左拐灯15秒，黄灯亮时间为5秒；

d．其外部硬件电路包括：

两组红路灯（配合十字路口的双向指挥控制）、七段数码管和发光二极管（配合显示倒计时）、一组手动与自动开关（针对交通警察指挥交通控制使用）。

2．设计总体方框图

四、程序设计

1．主要子程序的设计和说明；（要有子程序的代码）

1定义输入输出变量以及中间量

output[3:

0]LAMPA,LAMPB;

output[7:

0]scan,seg7;

inputCPA,CON;

reg[16:

0]k;//帮助分频

reg[16:

0]ch1,ch2;

reg[7:

0]scan,seg7;

regclk_1;

reg[1:

0]loopn;

reg[1:

0]mode;

reg[7:

0]numa,numb;

regtempa,tempb;

reg[2:

0]counta,countb;

reg[7:

0]ared,ayellow,agreen,aleft,bred,byellow,bgreen,bleft;

reg[3:

0]LAMPA,LAMPB;

\\输出变量LAMPA、LAMPB分别代表小灯的亮灭，当LAMPA（B）为1000时为红灯，0100时为黄灯，0010时为绿灯，0001时为左转灯

Scan控制数码管的来那个灭，seg7是倒计时的时间在数码管的表示，通过01代码控制数码管的a,b,c,d,e,f,g来控制它显示的数字

CPA为原始时钟，输入6Hz；CON为手动与自动控制开关

数码管01代码，显示数字

分频后得1Hz时钟为clk_1

动态显示时控制循环

显示倒计时的时间

控制程序流程

选择小灯颜色时代表不同的状态

各种颜色灯亮的时间

②分频（将6Hz分为1Hz）

always@（posedgeCPA）

begin

if（k==99999）

begin

k<=0;

clk_1<=1;

end

elsebegink<=k+1;

clk_1<=0;

end

end

③设置各种灯的计数器的预置数

begin

ared<=8'd55;//55秒

ayellow<=8'd5;//5秒

agreen<=8'd40;//40秒

aleft<=8'd15;//15秒

bred<=8'd55;//65秒

byellow<=8'd5;//5秒

bleft<=8'd15;//15秒

bgreen<=8'd40;//30秒

end

④控制亮灯的顺序

case（counta）//控制亮灯的顺序

0:

beginnuma<=agreen;LAMPA<=4;counta<=1;end

1:

beginnuma<=aleft;LAMPA<=8;counta<=2;end

2:

beginnuma<=ayellow;LAMPA<=2;counta<=3;end

3:

beginnuma<=ared;LAMPA<=1;counta<=4;end

4:

beginnuma<=ayellow;LAMPA<=2;counta<=0;end

default:

LAMPA<=8;

endcase

⑤数码管显示倒计时

elsebegin

Numba代表倒计时的时间，是4位寄存器类型的变量，二进制表示

if（numa>1）

if（numa[3:

0]==0）begin

numa[3:

0]<=4'b1001;

这是为了实现十进制，逢十减一

numa[7:

4]<=numa[7:

4]-1;

end

elsenuma[3:

0]<=numa[3:

0]-1;

if（numa==2）tempa<=0;

end

⑥动态显示

always@（negedgek[3]）

begin

if（loopn==2'b00）

loopn<=2'b11;

elseloopn<=loopn-1;

case（loopn）

2'b00:

beginseg7<=ch1[16:

8];scan=8'b10000000;end

2'b01:

beginseg7<=ch1[7:

0];scan=8'b01000000;end

2'b10:

beginseg7<=ch2[16:

8];scan=8'b00000010;end

2'b11:

beginseg7<=ch2[7:

0];scan=8'b00000001;end

default:

seg7<=8'b00000000;

endcase

end

2．程序编译、仿真、芯片选择、管脚锁定、下载以及相应界面抓图

五、课程设计心得

现代电子技术的核心已日趋转向于基于计算机的电子设计自动化技术，即EDA（ElectronicDesignAutomation）技术。

EDA技术依赖于功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试，直至现实既定的电子线路系统功能。

随着集成电路设计变得越来越复杂，门级电路描述不易于管理和理解的缺点显得越来越突出，这使得用更抽象的方法表达电路设计成为必要。

就像20世纪70年代高级汇编程序取代汇编程序一样，从90年代以来，硬件描述语言（HDL）正逐步取代门级原理图。

逻辑综合工具可以完成HDL到门级电路的转换。

在电路设计中使用HDL和逻辑综合工具不再是一种选择，而是一种必要。

VerilogHDL提供了非常精简和易读的语法，普及程度远远高于VHDL语言。

然而我国大部分高校教材都是以VDHL为主编写的，和现实形成很大反差，我们的教育还需要改革，需要面向现代化和市场，不要脱离现实，闭门造车。

硬件语言和软件语言有很多相同之处，也有很多不同之处。

硬件语言是并行执行的，在执行时序上和软件语言有很大的不同，在编写程序时必须注意这一点。

六、附件：

最后调试通过的全部程序代码

七、参考文献

《使用QuartusⅡ软件：

简介》

潘松，黄继业.EDA技术与VHDL（第二版）.北京：

清华大学出版社，2007年

张亮.数字电路设计与VerilogHDL.北京：

人民邮电出版社，2000年