DSP芯片行业分析报告.docx
- 文档编号:254640
- 上传时间:2022-10-07
- 格式:DOCX
- 页数:11
- 大小:1.69MB
DSP芯片行业分析报告.docx
《DSP芯片行业分析报告.docx》由会员分享,可在线阅读,更多相关《DSP芯片行业分析报告.docx(11页珍藏版)》请在冰豆网上搜索。
DSP芯片行业分析报告
2018年DSP芯片行业分析报告
2018年5月
目录
一、DSP芯片发展史:
向小型化、集成化、更高速运算速度演变4
1、第一阶段:
单核、单运算部件时代4
2、第二阶段:
多运算部件阶段5
3、第三阶段:
同构多核阶段5
4、第四阶段:
异构多核阶段,5
二、DSP芯片上下游供应链分析6
1、产业链情况6
(1)产业链综合分析6
(2)上游原材料市场及价格分析7
(3)下游需求及应用领域分析7
2、FPGA+DSP结构是未来设计趋势8
三、“华睿”“魂芯”开启中国高端芯片自主可控的强“芯”路9
1、华睿芯片有望以软件实现高性能数字脉压9
2、魂芯DSP芯片打破国外垄断,软件无线电由理想走向现实11
(1)魂芯系列已接近国际主流芯片水平11
(2)“魂芯2号”开启国产芯片软件无线电之路12
3、DSP芯片军民领域市场空间巨大15
(1)军用:
国产DSP芯片或已装备新型预警机及雷达15
(2)民用:
贸易战背景下国产DSP芯片或成为手机厂商第一备用选择16
4、相关企业19
(1)国睿科技19
(2)四创电子19
(3)振芯科技20
(4)卫士通20
(5)杰赛科技20
本报告详细研究了DSP芯片的发展趋势、主要突破点、系统应用领域和产业发展空间。
DSP+FPGA结构是发展趋势。
DSP技术水平发展历程大致可以划分为4个阶段:
单核、单运算部件时代,多运算部件阶段,同构多核阶段,异构多核阶段。
在强调结构灵活、通用性以及处理复杂算法的需求下,往往将DSP和FPGA联合起来,采用DSP+FPGA结构,或将DSP模块嵌入的FPGA芯片中,这也是未来设计的一种趋势。
“华睿1号”以软件实现数字脉压成为可能。
脉冲压缩是现代雷达系统中最典型的信号处理方案之一,它较好地解决了雷达分辨距离和分辨率的矛盾。
数字脉压运算量大,在以往雷达系统中通常采用专用芯片或FPGA全硬件处理方式。
14所“华睿一号”的出现,使得国产DSP芯片以软件实现数字脉冲成为可能。
“魂芯二号A”使软件无线电从理想走向现实。
软件无线电就是除了最基本的、不得不用硬件实现的单元如天线、放大器、混频器、AD/DA等之外,其余的用软件的方式实现,采用FPGA/PLD/CPU等,开发者可以通过修改软件来改变无线电的功能,而无需修改电路。
开发中可以快速迭代,开发周期短,大大降低成本。
国产DSP芯片或成为手机厂商第一备用选择。
针对目前美国的芯片禁运,国内手机厂商纷纷做好两手准备。
一方面,像华为等研发实力比较强的厂商开始自行研发ISP、DSP等芯片;另一方面,开始寻找美国以外的其他DSP供应商。
但由于美国德州仪器(TI)、模拟器件公司(ADI)和摩托罗拉三家公司占据了80%以上的市场份额,难以寻找质量较高、通用性强的其他供应商。
因此,现有的国产DSP芯片就成了各大手机厂商的第一备用选择。
两家研究所将加快芯片研制和产业化。
14所和38所多年来为保证雷达装备核心器件的自主可控,投入大量资源进行数字芯片与射频芯片研发,相关产品已在军品上广泛应用。
两家研究所作为典型的“非半导体行业进入集成电路行业”模式的单位,拥有产业发展的丰富经验和独特优势。
我们预计,14所和38所后续将加快核心部件的芯片化,以系统应用作为产业发展方向。
一、DSP芯片发展史:
向小型化、集成化、更高速运算速度演变
DSP技术水平发展历程大致可以划分为4个阶段:
1、第一阶段:
单核、单运算部件时代
集成电路加工工艺约在0.25μm以上。
这个阶段DSP主要特征表现为:
器件内部有一个专用硬件乘法器,一个具有运算能力的地址发生器,体系上采用哈佛结构等。
TI公司前5代产品均为这一阶段典型代表,如第一代TMS32010等、第二代TMS3202等、第三代TMS320C30等、第四代TMS320C40等、第五代TMS320C5X/C54X等、Motorola公司DSP56001等、AT&T公司DSP16A等、ADI公司ADSP-2100、ADSP2106X等均属于这个阶段产品。
2、第二阶段:
多运算部件阶段
集成电路工艺处于180∼90nm水平,芯片内部规模相对于原有工艺可以有一个较大的提升。
随着DSP应用不断深入,系统对信号处理运算能力要求快速增加,提高DSP器件运算能力成为设计师的最大追求。
增加器件内部运算部件数是提高器件运算能力的一种最直接、最有效的手段,如TI公司提供的新一代处理器TMS320C6201,包含8个运算部件,ADI公司推出的TS101包含6个运算部件。
3、第三阶段:
同构多核阶段
集成电路工艺提升到40nm,经过市场洗礼DSP研制厂家均建立了自己的生态环境。
为了缩短器件进入市场时间,不破环器件原有生态环境是必须遵循的一个基本原则。
在原有处理器核基础上,通过增加处理器核数来提升处理器运算能力,原有生态环境均不需要改变,原先编制的基础函数库、用户应用程序等均可使用;多核处理器可以允许各个处理器核完成不同任务,增加了处理器应用灵活性。
TI公司推出的8核处理器TMS320C667是这一时期典型代表。
这个阶段操作系统被引入到DSP中。
4、第四阶段:
异构多核阶段,
工艺技术进一步提升,处理器能力得到进一步加强,在一个芯片上集成不同处理器核成为可能。
CPU和DSP关注的重点不一样,DSP侧重于数据实时计算,CPU强调通用数据处理,两者结合可以在更大应用范围内获得更大处理效率。
体系结构中CPU核和DSP核数量根据实际应用背景来确定,28nm及未来工艺推出的处理器均为这种体系架构。
如TI公司推出的6款28nm处理器均为DSP+CPU架构平台,66AK2E12包含8个C66xDSP核和4个ARM15CPU核。
二、DSP芯片上下游供应链分析
1、产业链情况
(1)产业链综合分析
第三方承担DSP配套产品研发成为趋势。
DSP芯片有20年历史,已发展到较高水平。
每天都有新的DSP应用产品走向市场,但绝大部分DSP开发工具和应用产品不是DSP芯片厂自己研发的。
芯片企业将主要精力放在改进芯片设计、改革制造工艺、提高运算速度、增加功能等方面。
许多第三方公司去承担DSP周边产品的研发,提高了市场活力。
围绕DSP芯片产业化的公司业务有很多,包括:
1)DSP开发工具:
包括仿真软件、调制软件、硬件仿真器、评估板等;
2)DSP应用软件:
各种符合国际和区域性标准的语音、图像、视频、数据通信等DSP软件。
例如不少公司从事ITU-TG,系列语音压缩编码标准的DSP编程。
音频编码如MPEG1,2,4的MP3。
图像编码有JPRG、JPEG2000、H.263等。
3)DSP电路板卡,实际应用中需要专门的DSP硬件电路板卡,可以进行二次应用研发。
如语音信箱就是购买DSP语音压缩卡制作的;
(2)上游原材料市场及价格分析
影响DSP价格的主要原材料是晶圆。
DSP芯片的原材料是晶圆。
晶圆制造过程为,首先将硅元素加以纯化(99.999%),然后将纯硅制成硅晶棒,最后将其切片就是芯片制作所需要的晶圆。
2008年以来、英飞凌、飞思卡尔、东芝等纷纷关闭晶圆厂,不断扩大外包比例。
当前经验环的尺寸为8英寸和12英寸,正向14英寸经晶圆迈进。
目前8寸的晶圆价格在9元/片、12寸在15-20元之间。
(3)下游需求及应用领域分析
DSP融入高集成度SOC芯片是主流。
DSP已经向专业化、多元化方向发展,各个厂家市场划分越来越细,差异性也越来越大。
单纯的DSP芯片越来越少,更多的是DSP与其他处理核集成在一起,形成一个集成度高、针对性强的SOC,不仅极大降低了板机空间,也带来了功耗、成本和开发周期的全面优势,从而推动行业和产品性能的提高。
DSP军事上应用于雷达,民用领域广泛。
在航空航天方面,主要用于雷达和声呐处理。
通信方面主要用于移动电话、IP电话、ADSL和HFC的信号传输;电子娱乐方面,主要用于高清晰电视,机顶盒、家庭影院。
2、FPGA+DSP结构是未来设计趋势
视频图像应用领域可用DSP+FPGA提高信号处理效率。
视频应用领域的快速增长和传感器技术的迅速发展,使多路化、高清化成为视频应用发展的一种趋势。
视频数据量的激增给视频处理系统中处理器间数据的高速传输造成了极大困难。
近年来推出的DSP+FPGA模块普遍集成高速差分串行收发器。
DSP负责整个算法的调度和数据流的控制,完成图像数据的采集与显示及核心算法的实现.而FPGA作为DSP的协处理器,依托其高度的并行处理能力,完成图像预处理中大量的累乘加运算。
使系统的各处理器并行工作,提高了DSP内核及FPGA的利用效率,保证了系统采集与显示的实时性。
DSP+FPGA可大幅提高航空座舱电子综合图形显示性能。
基于FPGA+DSP的飞机座舱综合图形显示系统实现方案:
用FPGA作为主处理器,完成图形的生成;用DSP作为协处理器,完成少量参数计算;并使用双帧存保存待显示的图形。
提出并开发了原理样机,该方案能实现高分辨率、大屏幕的显示,有效的提高了飞机座舱综合图形显示系统的性能,通过在DSP提供通用函数库,大大简化了软件的开发流程。
三、“华睿”“魂芯”开启中国高端芯片自主可控的强“芯”路
1、华睿芯片有望以软件实现高性能数字脉压
高速数字脉冲压缩技术广泛应于与雷达系统。
雷达测距精度和距离分辨率,要求信号具有大的带宽,而测速精度和速度分辨力则取决于信号的时域构成。
为了提高测速精度和速度分辨力,要求信号具有大的时宽,除此之外,为提高雷达系统发信能力,要求信号具有大的能量。
现代雷达系统广泛采用脉冲压缩技术,在确保雷达速度的分辨率的前提下,采用大时带脉冲压缩信号来提高雷达的距离分辨率。
雷达系统大多基于FPGA全硬件或专用芯片实现脉冲压缩。
FFT算法通常是脉冲压缩中最关键的运算。
随着FPGA专用的硬件乘法器的问世,这些设备很快就在许多DSP应用中挑战了通用的可编程DSP信号处理任务,特别是在雷达领域。
FPGA现在是驱动几十,甚至数以百计的专用硬件乘数。
与DSP中程序环路进行的迭代乘法相比,FPGA中的乘法可以并行执行,以提高速的FFT运算特性。
“华睿1号”令国产DSP芯片以软件实现数字脉冲成为可能。
脉冲压缩是现代雷达系统中最典型的信号处理方案之一。
为获得较远的作用距离和较高的距离分辨率,雷达发射信号通常具有大时宽和大带宽的特点。
大时宽有利于提高雷达发射的平均功率和作用距离,大带宽信号需要在信号接收时通过脉冲压缩成窄脉冲,才能达到高距离分辨能力。
脉冲雷达技术较好的解决了雷达分辨距离和分辨率的矛盾。
数字脉压运算量大,在以往雷达系统中通常采用专用芯片或FPGA全硬件处理方式。
“华睿一号”的出现,使得国产DSP芯片以软件实现数字脉冲成为可能。
基于DSP以软件实现数字脉压,可以提高硬件电路集成性。
基于DSP以软件实现原来基于FPGA的全硬件电路的数字脉冲功能,不仅可以电路板中减少硬件芯片的使用量,还可以提高系统整体的稳定性,使雷达等设备减少故障率。
软件实现数字脉冲是软件无线电的一种应用,随着硬件设备性能提高,今后可能依靠软件算法升级进而带动雷达功能升级。
2、魂芯DSP芯片打破国外垄断,软件无线电由理想走向现实
(1)魂芯系列已接近国际主流芯片水平
友好、易用的软件开发环境支撑是DSP能否被设计师接受的关键。
开展自主DSP研制,最大问题是其生态环境的打造。
由于DSP建立的是一个平台,它并不提供用户实际应用算法。
ECS1.0是专为“魂芯一号”打造的功能完善、界面友好的集成调试开发软件平台。
通过可视化的图形界面和用户进行交互,程序开发人员在这个界面上可以进行高效的文件、工程管理,灵活地编辑、调试等应用程序开发,编程、仿真、模拟、调试一体化,不同工作模式相互切换。
“魂芯一号”初步受到市场认
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP 芯片 行业 分析 报告