高速同步数据收集卡系统原理.docx
- 文档编号:25356984
- 上传时间:2023-06-07
- 格式:DOCX
- 页数:16
- 大小:409.78KB
高速同步数据收集卡系统原理.docx
《高速同步数据收集卡系统原理.docx》由会员分享,可在线阅读,更多相关《高速同步数据收集卡系统原理.docx(16页珍藏版)》请在冰豆网上搜索。
高速同步数据收集卡系统原理
16位,12通道,500K,同步,数据收集卡
YG-EB1309
用户手册
1.概述
YG-EB1309高精度数据收集卡适用于提供了PC104总线的嵌入式微机。
其操作系统可选用经典的MS-DOS、Linux或目前流行的Windows系列等多种操作系统。
YG-EB1309高精度模入接口卡安装利用简便、功能齐全。
其A/D转换启动方式能够选用程控频率触发、程控单步触发、和外部时钟同步触发等多种方式。
A/D转换后的数据结果通过先进先出存储器(FIFO)缓存后由PC104总线读出。
为方便用户,本卡还提供了符合TTL电平的8路数字量输入和24路数字量输出信号通道。
2.主要技术参数
模入部份
2.1.1输入通道数:
12路同步
2.1.2输入信号范围:
±;±5V;±6V;±10V;±12V;
2.1.3输入阻抗:
≥10MΩ
2.1.4输入通道选择方式:
12通道同步
2.1.5A/D转换分辩率:
16位
2.1.6A/D最高转换速度:
500KHz
2.1.7A/D采样程控频率:
1KHz/5KHz/10KHz/50KHz/100KHz/200KHz/500KHz/外部时钟
2.1.8A/D启动方式:
程控频率触发/程控单步触发/外部TTL信号触发
2.1.10FIFO存储器容量:
20K×16bit(全满)/10K×16bit(半满)
2.1.11数据读取识别方式:
FIFO半满查询/FIFO非空查询/FIFO半满中断
2.1.12系统综合误差:
≤%
开关量部份
2.2.1输入路数:
8路TTL电平
2.2.2输前途数:
24路TTL电平
电源部份
2.3.1支持外部电源输入或PC104接口取电。
2.3.2功率:
+5V(±10%)≤500mA
环境要求:
工作温度:
10℃~40℃
相对湿度:
40%~80%
存贮温度:
-55℃~+85℃
外型尺寸:
长×高=90mm×96mm
3.工作原理
YG-EB1309高精度模入接口卡主要由高速高精度放大电路、高精度模数转换电路、先进先出(FIFO)缓冲存储器电路、开关量输入输出电路和接口控制逻辑电路等部份组成。
高速高精度跟从电路
本电路由两个高速高精度运放、阻容件组成,用以对模拟信号进行变换处置,以提供模数转换电路所需要的信号。
高精度模数转换电路
本电路由高速模数转换芯片ADS8556组成,用以将模拟信号转换为数字信号。
通过调整电位器RW一、RW二、和RW3能够微调,,基准电压,通过跳线JP1和JP2能够选择其中一路参考电压和输入信号的范围。
例如:
跳线JP1跳到×4,JP2选择,则输入信号的范围为*4=10V,即±10V。
先进先出(FIFO)缓冲存储器电路
本电路用于将A/D转换的数据结果进行缓冲存储。
并相应的给出“空”,“半满”和“全满”的标志信号。
用户在利用进程中能够随时按照这些标志信号的状态以单次或批量的方式读出A/D转换的结果。
开关量输入输出电路
本卡还提供了各8路的开关量输入和24路输出信号通道。
利用中需注意对这些信号应严格符合TTL电平规范。
接口控制逻辑电路
接口控制逻辑电路用来将PC104总线控制逻辑转换成与各类操作相关的控制信号。
4.接口及安装利用说明
板卡接口布局
本卡的安装十分简便,在关电情形下,将本卡上的PC104总线连接器正确的插入主机或其它功能板卡的总线连接器中并轻轻压紧。
为避免两层板卡上的元器件彼此接触造成不可估计的后果,应正确选用适当高度的支柱并在本卡安装完成后将其紧固。
本卡采用的模拟开关是COMS电路,容易因静电击穿或过流造成损坏,所以在安装或用手触摸本卡时,应事前将人体所带静电荷对地放掉,同时应避免直接用手接触器件管脚,以避免损坏器件。
禁止带电插拔本接口卡。
本卡跨接选择器较多,利用中应严格依照说明书进行设置操作。
设置接口卡开关、跨接套和安装接口带缆时均应在关电状态下进行。
当模入通道不全数使历时,应将不利用的通道就近对地短接,不要使其悬空,以避免造成通道间串扰和损坏通道。
为保证安全及收集精度,应确保系统地线(运算机及外接仪器机壳)接地良好。
专门是利用双端输入方式时,为避免外界较大的共模干扰,应注意对信号线进行屏蔽处置。
5.硬件接口详细说明
电源输入
图5-1电源输入接口位置
本卡工作需要单5V电源,接口在PCB板位置如图5-1所示。
单5V电源能够由外部接口JP7输入,也能够由PC104总线输入。
通过跳线J1进行选择。
利用方式见图5-2.
图5-2电源输入信号选择示用意
基准信号校准及模拟信号输入范围选择
本卡设置,,共3个基准信号,别离通过RW1,RW2,RW3三个电位器进行校准。
模拟信号输入范围通过跳线JP1,JP2一路选择,各接口在PCB板上位置见图5-3。
图5-3基准信号调节及选择接口位置
基准信号校准方式:
1.调节电位器RW1,同时用高精度电压表测试TEST1处信号电压,使TEST1处电压稳固到
2.一样的方式,依次调节RW2,测试TEST2处电压,调节RW3,测试TEST3处的电压,使TEST2处电压稳固到,TEST3处电压稳固到
模拟信号输入范围选择方式:
通过调节跳线JP1和JP2,选择模拟信号输入范围。
跳线连接方式见图5-4,模拟信号输入范围选择方式见表5-1.
图5-4模拟信号输入范围选择示用意
表5-1JP1和JP2位置对应模拟信号输入范围
JP1(×2)
JP1(×4)
JP2
±
±5V(注1)
JP2
±5V(注1)
±10V
JP2
±6V
±12V
注1:
若是输入信号范围为±5V,建议选择为:
JP1(×2)和JP2
模拟信号输入
12路模拟信号输入通过JP3输入。
JP3在PCB板上位置如图5-5所示。
图5-5模拟信号输入接口
模拟信号输入接口位置见图5-6,接口概念见表5-2,CH1—CH12别离为12路模拟信号输入。
图5-6JP3接口信号位置
表5-2JP3接口概念
PIN
定义
PIN
定义
1
CH12
2
AGND
3
CH11
4
AGND
5
CH10
6
AGND
7
CH9
8
AGND
9
CH8
10
AGND
11
CH7
12
AGND
13
CH6
14
AGND
15
CH5
16
AGND
17
CH4
18
AGND
19
CH3
20
AGND
21
CH2
22
AGND
23
CH1
24
AGND
数字信号输入输出
8路数字信号输入,24路数字信号输出,外部触发信号输入接口为JP4。
JP4在PCB板上位置如图5-7所示。
图5-7数字信号输入接口
数字信号输入输出接口位置见图5-7,接口概念见表5-3,其中DIN1—DIN8为8路数定量输入,DOUT1到DOUT24为24路数字量输出,EC/T为外部触发信号输入。
图5-7JP4接口信号位置
表5-3JP4接口概念
PIN
定义
PIN
定义
1
+5V
2
+5V
3
DIN1
4
DIN2
5
DIN3
6
DIN4
7
DIN5
8
DIN6
9
DIN7
10
DIN8
11
GND
12
GND
13
DOU1
14
DOU2
15
DOU3
16
DOU4
17
DOU5
18
DOU6
19
DOU7
20
DOU8
21
DOU9
22
DOU10
23
DOU11
24
DOU12
25
DOU13
26
DOU14
27
DOU15
28
DOU16
29
DOU17
30
DOU18
31
DOU19
32
DOU20
33
DOU21
34
DOU22
35
DOU23
36
DOU24
37
GND
38
GND
39
EC/T
40
+5V
6.软件接口详细说明
主板通过PC104总线访问收集卡,寄放器偏移地址可在0x000~0x3ff之间设置,默许0x300。
6.1版本寄放器1(VER1),偏移地址:
0x0
位
域
读写
值
描述
复位值
15-0
VER1
R
版本低16位(十六进制格式)
0x3111
6.2版本寄放器2(VER2),偏移地址:
0x2
位
域
读写
值
描述
复位值
15-0
VER2
R
版本高16位(十六进制格式)
0x1110
6.3开出寄放器1(DOUT1),偏移地址:
0x4
位
域
读写
值
描述
复位值
15-0
OUT1
R/W
0
1
Bit15~bit0分别设置开出16~开出1的值
低电平
高电平
0
6.4开出寄放器2(DOUT2),偏移地址:
0x6
位
域
读写
值
描述
复位值
7-0
OUT2
R/W
0
1
Bit7~bit0分别设置开出24~开出17的值
低电平
高电平
0
6.5开入寄放器(DIN),偏移地址:
0x8
位
域
读写
值
描述
复位值
7-0
IN
R
0
1
Bit7~bit0分别对应开入8~开入1的
当前状态
低电平
高电平
开入状态
6.6AD采样配置寄放器(AD_CFG),偏移地址:
0xa
位
域
读写
值
描述
复位值
11-0
CHL_EN
R/W
0
1
Bit11~bit0分别对应模拟量通道12~1使能,只有使能通道的数据才存入FIFO
不使能
使能
0
15~12
FREQ
R/W
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
AD采样频率
1K
5K
10K
20K
30K
40K
50K
60K
70K
80K
90K
100K
150K
200K
外同步时钟方式
单步方式
0
6.7AD采样控制寄放器(AD_CTRL),偏移地址:
0xC
位
域
读写
值
描述
复位值
0
AUTO_BEGIN
R/W
该位上升沿程控自动开始按照设定采样率采样,下降沿停止采样
0
1
EXT_BEGIN
R/W
该位上升沿之后,开始检测外部触发信号上升沿,检测到之后再按照设定采样率采样,下降沿停止采样
0
6.8FIFO状态寄放器(FIFO_STATUS),偏移地址:
0xE
位
域
读写
值
描述
复位值
0
EMPTY
R
0
1
FIFO空标志
非空
空
1
1
HALF_FULL
R
0
1
FIFO半满标志*1
FIFO用量没有达到最大容量一半
FIFO用量达到或超过最大容量一半
0
2
ALL_FULL
R
0
1
FIFO全满标志
未全满
全满
0
3
FLOW
R
0
1
溢出标志,开始采样时自动清零,在采样过程中一旦出现溢出,该标志锁存一直为1
没有溢出
溢出
0
7FIFO已利用量寄放器(FIFO_USED),偏移地址:
0x10
位
域
读写
值
描述
复位值
15-0
USED
R
当前FIFO的使用量(单位:
WORD)
0
8FIFO读数据寄放器(FIFO_DATA),偏移地址:
0x12
位
域
读写
值
描述
复位值
15-0
DATA
R
FIFO读数据,16bit有符号补码格式
0
*.例如5V参考电压系统的换算公式:
V(电压)=*(signed)DATA/32768
9校正参数指针寄放器(PARA_PTR),偏移地址:
0x14
位
域
读写
值
描述
复位值
7-0
PTR
R/W
0~11
12~23
设置访问PARA_DATA时,参数含义
分别指向12个通道的零漂寄存器
分别指向12个通道的校正系数寄存器
X
10校正参数数据寄放器(PARA_DATA),偏移地址:
0x16
位
域
读写
值
描述
复位值
15-0
PTR
R/W
零漂参数:
16位带符号补码格式,例如:
(+1:
0x0001);(-1:
0xffff)
0
校正系数:
16位无符号Q15格式:
例如:
(:
32768*=0x8ccd)
(:
32768*=0x7333)
0x8000
*.系统上电默认的零漂系数为0,校正系数为1。
7.软件编程举例:
文件如下:
#defineCHL_NUM12产品清单及保修
产品清单:
1.YG-EB1309高精度模入接口卡壹块。
2.米长40芯扁平带缆(含单端接头)壹套。
3.米长24芯扁平带缆(含单端接头)壹套。
本产品自售出之日起两年内,凡用户遵守贮存、运输及利用要求,而产品质量低于技术指标的,凭保修单免费维修。
因违背操作规定和要求而造成损坏的,需交纳器件和维修费。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 高速 同步 数据 收集 系统 原理
![提示](https://static.bdocx.com/images/bang_tan.gif)