功能数字钟的电路设计.docx
- 文档编号:25181610
- 上传时间:2023-06-05
- 格式:DOCX
- 页数:13
- 大小:1.10MB
功能数字钟的电路设计.docx
《功能数字钟的电路设计.docx》由会员分享,可在线阅读,更多相关《功能数字钟的电路设计.docx(13页珍藏版)》请在冰豆网上搜索。
功能数字钟的电路设计
功能数字钟的电路设计
一、设计任务与要求
1)时钟显示功能,能够以十进制显示“时”、“分”、“秒”。
2)具有校准时、分的功能。
3)整点自动报时,在整点时,便自动发出鸣叫声,时长1s。
选做:
1)闹钟功能,可按设定的时刻闹时。
2)日历显示功能。
将时刻的显示增加“年”、“月”、“日”。
二、数字钟的大体原理
一个具有计时、校时、报时、显示等大体功能的数字钟要紧由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部份组成。
石英晶体振荡器产生的信号通过度频器取得秒脉冲,秒脉冲送入计数器计数,计数结果通过“时”、“分”、“秒”译码器译码,并通过显示器显示时刻。
数字钟的整机逻辑框图如下:
图1数字钟整机逻辑图
1)振荡器
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整,它是电子钟的核心,用它产生标准频率信号,再由分频器分成秒时刻脉冲。
用反相器与石英晶体组成的振荡电路如图2所示。
利用两个非门G1和G2自我反馈,使它们工作在线形状态,然后利用石英晶体Z1来操纵振荡频率。
振荡器振荡频率的精度与稳固度大体上决定数字钟的准确度,晶振频率越高,计时准确度越高。
目前常见的石英晶振频率是4MHz时,那么振荡器输出频率为4MHZ。
图2石英晶体振荡电路
振荡器还能够采纳555时基电路代替。
2)分频器
时刻标准信号的频率很高,要取得秒脉冲,需要分频电路。
例如,振荡器输出4MHZ信号,可通过D触发器(如74LS74)进行4分频变成1MHZ,也能够将10分频计数器74LS160(或74LS90)行4分频变成1MHZ,然后送到10分频计数器74LS160(或74LS90),通过6次10分频而取得1HZ的方波信号。
⑶时刻计数器电路:
时刻计数电路由秒个位和秒十位计数器、分个位和分十
位计数器及时个位和时十位计数器电路组成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而依照设计要求,时个位和时十位计数器为24进制计数器。
⑸整点报时电路:
一样时钟都应具有整点报时电路功能,即在时刻显现整点前数秒内,数字钟会自动报时,以示提示.
三、原理电路方案比较和各单元电路;
(1)时刻脉冲产生电路
方案一:
由集成电路按时器555与RC组成的多谐振荡器作为时刻标准信号源。
图2555与RC组成的多谐振荡器图
方案二:
由逻辑门电路和RC组成RC振荡电路。
方案三:
由逻辑门电路和石英晶体做成的石英晶体振荡器。
由于555按时器产生的方波信号误差较不适合和做时钟脉冲信号。
方案一否定。
而RC组成的振荡器易受温度阻碍。
不适合用作时钟基础信号。
而由石英晶体组成的振荡器输出信号稳固且抗干扰能力强加上电路简单,被选作现在钟的信号源。
综上分析,选择方案二,石英晶体振荡电路能够作为最稳固的信号源。
电路图如下所示
图中有几点需要注意:
a、电阻最小10M,电容10p-47p,
b、如用的是TI的4060那么要在10M电阻和晶振之间在10端那条线上介个100K电阻不然不能正常起振!
请注意
元件选择:
此处用的晶振为32768HZ晶振。
CD4060包括振荡电路所需的非门。
(2)分频电路
一样要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路,从尽可能减少元器件数量的角度来考虑,那个地址可选多极2进制计数电路CD4060和CD4040来组成份频电路。
CD4060还包括振荡电路所需的非门,利用更为方便。
CD4060计数为14级2进制计数器,能够将32768Hz的信号分频为2Hz,其内部框图如图2.1所示,从图中能够看出,CD4060的时钟输入端两个串接的非门,因此能够直接实现振荡和分频的功能。
综上所述,可选择CD4060同时组成振荡电路和分频电路。
如图可实现15级2分频,即可得1Hz信号。
9端输出1HZ信号。
(3)计数电路
A、因为秒位和分位是六十进制应选择十进制加法器。
当秒的列位走到10,便从进位端CO输出高电平到十位的计数端。
当十位数字到六时便输出清零信号,从而达到六十进制的成效。
B、小时位显示的时候,因为只有二十四小时,因此采纳24进制。
当计数达到24的时候便输出清零信号进行置零。
芯片选择方面:
若是要用到加法器类似160那种元件那么还要加上译码电路,如此会使得带你撸练习复杂。
而采纳CD40110这种带译码输出功能的十进制计数器来实现时钟功能就会使电路简化许多。
至少省了六个译码芯片。
以下是CD40110的大体信息
CD40110引脚图
C、六十进制计数器的连接(包括秒位、分位):
共阴七段BCD码
从图中看出6的笔段码特殊在b位是0,其他未都是1.利用这这特点就行六十进制的清零。
具体实现方式是在输出6的那个CD4011芯片的a,c,d,e,f,g连一个8/1的与门电路如CD4068(1脚与门输出,13脚与非门输出).电路图如下:
D、二十四进制。
二十四进制清零的机制确实是当计数到24时输出一个清零信号让两个计数芯片清零。
从而达到成效。
一上图的BCD码看出:
2的笔段码中的B2位即C端特殊从上往下看只有这位是零因此用或非门(如CD4078)比较适合;
在看4的笔段码其中零的部份和1的笔段码的零重合因此完全接或非门或致使21进制清零。
因此在B5即F口处接个非门然后在连接到或非门固然B4位即E口(或D口)也要链接到或非门。
如此二十四进制的清零接法如下图:
(4)报时电路:
设计要求整点报时,即时当分位60清零的时候给一个刺激信号让报时电路工作。
而60进制的清零信号(也确实是小时位的进位信号)平常都处在低电平,清零时输出高电平。
如此加上一个反相器就知足单稳态电路的触发信号的要求。
要有源蜂鸣器响,就要给其一段高电平。
正好数电里有一个电路叫单稳态电路
因此只要计算RC就能够够让蜂鸣器响一秒。
经计算的R=1M,C为105(NE555中包括与非门和非门)
(5)调时电路:
需要调试时本方案采纳断开秒位的输入信号,把其信号接到分位的信号输入端和小时位的信号输入端。
固然要做好防抖爱惜。
四、整体电路:
由于器件繁多,加上接线复杂。
那个地址就不全数连线。
单元电路连线上面已有。
那个地址就不多余练线。
实物电路图:
五、元件清单:
型号
大小
封装
数量
CD4060
DIP
1
CD4040
DIP
1
晶振
32768HZ
DIP
1
CD40110
DIP
6
CD4068
DIP
2
CD4078
DIP
1
74HC04
DIP
1
共阴数码管
6
NE555
DIP
1
电阻%5精度
1K
50
电阻%5
10M
1
电阻%5
100k
1
电阻
1m
1
电阻
20K
1
陶瓷电容
20P
2
陶瓷电容
103
2
陶瓷电容
105
1
有源蜂鸣器
1
六、总结:
此电路优势在于省去了单独的译码电路,使电路芯片大大减少。
同时也方便连线。
缺点是由于当初排版安排不是很合理致使两块板的利用率只有%50。
浪费了器材。
由于电阻选择不合理致使数码管太亮。
1.2k适合。
需要改良的地址确实是由于时刻仓促未利用PCB。
在设计此电路的进程中发此刻一些器件利用上在多熟悉,以为许多器件并非像网上说的那样利用。
还需要自己捉摸。
比如在晶振电路中加100k的电阻。
在带你调试的进程中要有耐心,认真检查电路的连接是不是有问题。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 功能 数字 电路设计