交换机工作原理文档.docx
- 文档编号:25114370
- 上传时间:2023-06-05
- 格式:DOCX
- 页数:18
- 大小:424.67KB
交换机工作原理文档.docx
《交换机工作原理文档.docx》由会员分享,可在线阅读,更多相关《交换机工作原理文档.docx(18页珍藏版)》请在冰豆网上搜索。
交换机工作原理文档
EPA交换机原理文档
1.EPA交换机总体电路设计
EPA交换机的硬件部分主要有四大模块:
CPU控制模块,以太网控制器模块,冗余电源模块、总线供电模块。
图1为EPA交换机硬件设计框图。
其中,CPU控制模块的主要功能是实现特定网络接口功能及执行相关控制信息;以太网MAC层控制器与以太网PHY层控制器模块主要用来担负以太网现场设备的数据信息传输;冗余电源模块完成EPA交换机的供电功能;总线供电模块即RJ45接口提供数据通信的同时还为现场设备提供总线供电。
结合CPU的特性,以太网MAC层控制器采用总线连接的方式,由CPU的片选信号实现对以太网MAC层控制器的选通,控制网络通道。
图1EPA交换机硬件设计框图
2EPA交换机各模块电路设计
2.1微处理器电路设计
本设计中微处理器选用美国ATMEL公司的AT91R40008,它是集成了ARM7TDMI核的32位微处理器,片内用大量的分组寄存器和8个优先级向量中断控制器来实时快速的处理中断。
芯片集成了丰富的资源,片内的外围部件有可编程外部总线接口EBI、先进中断控制器AIC、并行I/O口控制器PIO、2个通用同步/异步收发器USART、定时器/计数器TC和看门狗定时器WD、高级电源管理控制器PS、片内外围数据控制器PDC、A/D转换器和D/A转换器等。
ARM7内核通过两条主要总线与片内资源进行互连:
先进系统总线ASB(AdvancedSystemBus)和先进外围总线APB(AdvancedPeripheralBus)。
内核通过ASB总线实现与片内存储器、外部总线接口EBI以及AMBA桥的互联,其中AMBA桥驱动APB总线用来访问片内外围部件。
图2为微处理器体系结构图。
图2微处理器体系结构
AT91R40008微控制器的片内外围器件可以分为通用外围部件和专用外围部件,通用外围部件主要包括外部总线接口EBI、先进中断控制器AIC、并行I/O口控制器PIO、通用同步/异步收发器USART、定时器/计数器TC和看门狗定时器WD等。
专用外围部件主要包括高级电源管理控制器PS、实时时钟RTC、片内外围数据控制器PDC和多处理接口MPI等。
AT91R40008的主要特点如下:
●高性能32位RISC体系结构和高代码密度的16位Thumb指令集;
●支持三态模式和在线电路仿真IDE;
●32位数据总线宽度,单时钟访问周期的片内SRAM;
●完全可编程的外部总线接口EBI,EBI的最大寻址空间位64MB,8条片选线和24条地址线;
●8个优先级、可单独屏蔽的单向量中断控制,4个外部中断,包括一个高优先级、低延迟的中断请求;
●32个可编程的I/O口;
●3个16位的定时器/计数器,每个定时器都有1个可选的外部时钟输入引脚和2个多功能的I/O引脚;
●2个UART,每个UART都有2个用于收发的专用外围数据控制器PDC通道;
●可编程的看门狗定时器;
●优良的省电性能,CPU和各种外围都可以单独停止工作。
图3微处理器电路原理图
图3给出了微处理器电路原理图,ARM微处理器的外围设计包括复位电路、时钟电路、片外Flash、JTAG调试电路。
复位电路采用通用的RC低电平复位电路;时钟电路采用50MHz钟振作为时钟源向CPU输入时钟信号;由于AT91R40008微处理器没有片内ROM,所以在外部扩展一个16Mbyte的Flash作为引导存储器,保证复位完成后ARM从Flash的首地址开始运行指令。
AT91R40008微控制器的复位向量位于地址0,当复位完成后,ARM7TDMI首先执行位于地址0的指令。
复位完成后,地址0必须映射到非易失性存储器。
引导存储器有NRST上升沿之前的第10个时钟周期时的BMS引脚输入电平决定。
当BMS为高电平时,引导存储器为与NCS0控制的8位外部存储器。
2.2存储器电路设计
本设计中,由于AT91R40008片内没有集成ROM,在设计中外拓了Flash。
Flash通常按照扇区来组织,其优点在于可以擦除重写单个扇区而不影响设备的其他部分里的内容,它的特点是在写入一个扇区之前,必须先将其擦除,而不能像RAM那样写覆盖。
本文中的Flash采用美国SST公司的SST39VF160芯片,它是一个1M×16的CMOS多功能Flash器件,操作电压为2.7-3.6V。
芯片采用的SuperFlash技术消耗很小的电流,使用很短的擦除时间,在擦除或编程操作中消耗的能量小于其他Flash技术制造而成的器件。
这种技术提供了固定的擦除和编程时间,与擦除/编程周期数无关。
SST39VF160的存储器操作由命令来启动,命令通过标准微处理器写时序写入器件,将WE#拉低、CE#保持低电平来写入命令。
地址总线上的地址在WE#或CE#的下降沿被锁存。
数据总线上的数据在WE#或CE#的上升沿被锁存。
当CE#和OE#都为低电平时,系统才能从器件的输出管脚获得数据。
其中,CE#是器件片选信号,当它是高电平时器件未被选中,只消耗等待电流。
OE#是输出控制信号,用来控制输出管脚数据的输出。
当CE#或OE#为高电平时,数据总线呈现高阻态。
AT91R40008微处理器片内集成了256K主SRAM,主SRAM重映射前的地址是0X300000,重映射后的地址是0X0。
可以在重映射前把ARM异常向量和引导代码复制到SRAM内,从而实现ARM7TDMI的中断和异常向量的软件修改。
SRAM的其余空间可以用于堆栈分配,或作为关键算法的数据和程序存储器。
为了使程序可以动态修改中断向量,AT91R40008引入了重映射命令来实现引导存储器(ROM或Flash)和内部主SRAM地址的切换。
如果系统要访问连接在片选线上的其他外部部件,则必须执行重映射命令,可通过EBI接口的重映射寄存器EBI_RCR中的RCB位置1来实现。
执行后,只有通过复位来恢复重映射前的状态。
Flash电路原理图如图4所示。
图4Flash电路原理图
FLASH存储电路用于存放启动代码及应用程序。
FLASH芯片SST39VF160的地址总线、数据总线直接与AT91R40008的地址总线、数据总线相连接,用AT91R40008的NCS0作为SST39VF160的片选信号,XRD线作为SST39VF160的读使能信号线,XWR作为SST39VF160的写使能信号。
SST39VF160数据宽度是16位,它的地址线A0对应2字节地址偏移,而AT91R40008地址线A0是对应一个字节地址偏移,所以在硬件设计的时候将SST39VF160的地址线A0-A20分别连接AT91R40008地址线的A1-A21。
同时SST39VF160的数据总线DQ0-DQ15分别连接AT91R40008的数据总线D0-D16。
SST39VF160工作电压为3.3V。
2.3JTAG接口电路设计
AT91R40008在进行调试或下载时支持在线操作,所用的下载调试口为通用的20针标准JTAG接口,此接口可以与电脑中的并行数据接口连接通过JTAG和并口,建立测试设备与电脑中开发环境的连接。
JTAG口在线调试支持断点调试,支持寄存器和内存值显示等一系列先进的调试方法,大大方便了用户的软件调试和代码下载工作。
在进行JTAG硬件原理图设计的时候,设计方法按照通用的JTAG连接方式,具体电路图如图5所示。
图5JTAG口电路原理图
原理图中TDI,TDO为JTAG的数据输入、输出线,TCK为时钟脉冲端口,TMS为模式选择端口,在图中采用了上拉电阻的方式来提高整个电路的实际驱动能力,在设计上对JTAG的复位电路采用了软件复位和硬件复位并用的方式,在进行软件调试的时候既可以通过开发环境中的复位设置进行对CPU的复位,也可以通过电路板上的按键对CPU进行手动复位,在一般的调试过程中软件复位方式用得最为广泛也最为简便。
为了使交换机与电脑监控软件进行数据的通信,交换机中设计了一个数据UART接口,UART(UniversalAsynchronousReceiver/Transmitter),通用异步接收发送器。
UART能同时进行发送和接收,即双工方式工作。
UART接口适用于一些传输数据量小,数据传输速度较慢的通信环境里面。
在实际电路中,与电脑中的电平彼此不相兼容,在具体设计串口电路时,主要考虑电平转换的问题,由于PC机串行口输出是标准的RS-232电平(15V),而AT91R40008CPU的串行口输出的是标准CMOS电平,因此在进行数据交换的时候必须对相关的数据电平作一定的转换,否则不可能通信甚至会烧坏AT91R40008微处理器。
综合考虑了转换速率和驱动能力两个方面后,我们采用了Maxim公司生产的串口转换芯片。
图6串口电路原理图
MAX3232为专用的UART串口电平转换芯片,它能实现1.8V到15V的电平转换,在电路实现过程中,AT91R40008微处理器的串行管理通信接口同串口芯片的CMOS端口相接,而PC机的串行口接串口芯片的RS-232端口,其次还需要给转换芯片配置几个匹配电容,通常情况下采用0.1uF的电解或者钽电容。
外部电路也相对简单,图6为串口电路原理图。
2.4系统时钟电路和复位电路设计
EPA交换机的主时钟电路为所有相关器件包括存储器,外设接口以及本身的计数器等等提供精确的时间信息。
本设计分别采用50M晶振和25M晶振为AT91R40008微处理器和以太网控制器VT6512提供系统主时钟,通过芯片内部集成的时钟控制逻辑可以产生系统所需的不同频率的时钟信号。
图7为系统时钟电路图。
图7系统时钟电路
复位电路是使得EPA交换机在上电和重新启动时,需要对各个部件包括微处理器、以太网控制器、物理层收发器等在同一时刻进行复位从而保证整个设备的各个部件都能正常的协调工作。
按照AT91R40008的要求,复位信号nRESET是低电平激活,系统上电后,复位将恢复用户结构寄存器为默认值,并强迫ARM7TDMI从地址0开始执行,除了程序计数器之外,ARM7TDMI核的其他寄存器没有定义复位状态。
复位后,所有I/O引脚默认为输入方式。
AT91R40008规定在nRESET最小延迟时间为10个时钟周期,本设计为以太网控制器和物理层收发器也是低电平复位有效。
图8为复位电路原理图。
图8复位电路原理图
本电路设计是基于RC复位电路的实现,但RC复位电路存在电源毛刺和电源缓慢下降等问题。
本设计在RC电路上进行了一些改进。
增加了二极管,在电源电压瞬间下降时使电容迅速放电,一定宽度的电源毛刺也可令系统可靠复位。
增加了74LV14反相器,使以太网控制器和物理层收发器能更为可靠的复位。
2.5MAC控制器电路设计
MAC交换控制模块:
这部分是整个设计的核心控制部分,这部分制定转发决策,实现数据的交换。
这一部分主要由MAC以太网控制器VT6512组成。
它实现MAC的功能,提供与PHY的接口。
主要实现如下几个方面的功能:
1)对接受的数据进行拆包,地址判断,查表,然后制定转发决策,最后封
装数据包并根据转发决策将数据发送到相应的端口。
从而实现了数据的交换。
2)为了可靠快速的进行数据交换。
这一部分还要周期性的进行地址学习,生成转发表等。
3)为了VT6108S物理层收发器能够按照要求实现其功能,MAC还要不时与
PHY收发器进行协商,以选择最佳的工作方式。
4)对于EPA网络里面的组态、控制信息,通过CPU接口交由CPU处理。
本设计采用的交换控制芯片是台湾VIA公司的VT6512芯片。
这是一颗Layer2+层的单芯片以太网交换控制器,它具有5.6Gbps的核心交换带宽和4.4Mbps的数据包吞吐量,能够在8个10/100BaseX以太网端口和2个10/100/1000BaseX以太网端口间提供无阻塞的数据包过滤和交换。
VT6512的接口是SMII/SS-SMII接口,硬件设计非常方便。
图9为VT6512内部结构。
图9VT6512内部结构图
图10为以太网控制器VT6512电路原理。
这里着重介绍一下两个硬件配置的地方。
VT6512通过硬件配置来选择初始化方式。
本设计通过下拉MDC1,上拉MDC0管脚来选择CPU的初始化。
由于SMII输入频率为125MHZ,外部时钟采用25MHZ的钟振输入,通过上拉OSC和PLL管脚,内部利用锁相环电路倍频。
图10以太网控制器VT6512电路原理图
2.6EEPROM电路设计
AT24C02是美国ATMEL公司的低功耗CMOS串行EEPROM,它是内含256×8bit存储空间,通过IIC总线实现。
图3.12为EEPROM电路的原理图。
这部分电路是为了给网络控制器VT6512进行寄存器配置和选择工作模式的。
本设计中EPA交换芯片有三种初始化方式:
硬件初始化,CPU和EEPROM初始化。
在实际的设计中设计了这部分电路作为以后不同版本交换机功能的升级,目前初始化选用了CPU初始化的方式。
图11EEPROM电路原理图
2.7PHY物理层收发器电路设计
物理层芯片VT6108S支持8口、10BASE-T及100BASE-T/FX的物理层传送接收器,支持SMI及SMII接口,传输速度可达10/100Mbps,每口皆支持PECL接口。
VT6108S内部集成了32个16位的管理接口寄存器。
VT6108S支持10M/100M自适应,在数据建立通信的开始,终端设备之间进行通信协商采用10M或100M。
当两端都可以支持100M的时候,采用100M进行数据通信。
VT6512将通过MDIO对PHY的相应寄存器赋值,告诉PHY采用100M的方式进行数据通信。
这样,PHY则按照100M的速率从RJ45接口接受信号,进行解扰处理,4B/5B转换,成帧后,以125MHZ的参考时钟,两路进行数据通信。
这时与RJ45的通信是100M的,即对外为100Mbps的速率进行传输。
当有一端不支持100M的速率时,将采用10M的速率传输。
同理,VT6512将通过MDIO对PHY芯片的相应寄存器赋值,告诉PHY将采用10M的方式进行数据通信。
这样,PHY则按照10M的速率从RJ45接口接受信号,然后进行解扰处理,4B/5B转换,缓存成帧后,同样以125MHZ的参考时钟与MAC进行通信。
但对于外部来讲是采用10M的,所以此时对外为10Mbps。
图12为物理层收发器电路图。
图12物理层收发器电路图
在网卡芯片与RJ-45接口之间需要采用隔离电路,电路如图13所示。
隔离器有两个作用,一是隔离器两端采用了不同的供电电压,直连有可能烧坏芯片,用隔离器隔离,只让信号跳变感应过去,起到降压的作用;二是网卡芯片在和外部的普通双绞线进行通信时采用的是收发差分信号,差分信号的引入提供了网络数据的抗干扰能力,在进行实际设计时需要对内外网络数据信号进行有效的隔离,来保证内部数据的可靠性,进一步减小外部干扰的影响,在设计中采用了PH406466网络隔离器来对内外的网络数据进行有效的电气隔离。
由于PH406466只能对4个端口的数据进行隔离,本设计采用两块PH406466对交换机8端口的数据进行电气隔离。
图13隔离变压器电路原理图
PH406466是一款隔离变压器,因为RJ-45中使用四根信号线:
两根用来接收,两根用来发送,一对信号线中的一根承载0~+2.5V的信号电压,而另一根负载的电压是0~-2.5V,因此就可以产生一个5V的信号差,而网卡芯片使用2.5V电源,所以隔离器发送端的变压比是1:
1,接收端的变压比是1:
2。
RDA±为接收线,TDA±为发送线,经隔离后分别与RJ-45接口的RXA±,TXA±端相连。
2.8电源部分电路设计
在EPA交换机中,多器件低功耗设计需要的直流电源为3.3V、2.5V、1.8V。
出于整体功耗的考虑,我们首先得到一个5V的直流电源。
然后通过DC/DC转换得到所需直流电源。
表1为对各级电源功率需求的统计。
芯片名称
芯片数
工作电压
最大工作电流
功率总和
AT91R40008
1
3.3V、1.8V
16mA
81.6mW
SST39LF160
1
3.3V
30mA
99mW
VT6512
1
3.3V、1.8V
130mA、460mA
1257mW
VT6108S
1
2.5V
600mA
1500mW
MAX3232
1
3.3V
1mA
3.3mW
AT24C02
1
3.3V
1mA
3.3mW
PH406466
2
2.5V
8mA
40mW
交换机总功率
2984.2mW
表1各级电源功率统计
针对各级电源的功率要求,选用了LM2576HV-5.0V进行一级转换,LT1085-3.3V和RT9172-25CM进行二级转换和AS1117-1.8V进行第三级降压转换。
LM2576HV-5.0V电源转换芯片的最高输出电流可以达到3A,可提供的最大功率为15W,LT1085-3.3V和RT9172-25CM可提供的最大输出电流也为3A,可提供的最大功率分别为9.9W和7.5W,AS1117-1.8V可提供的800mA的输出电流,最大输出功率为1.44W,各级的电源芯片最大输出功率均大大的超出需求的功率要求,而且这些器件在外围电路的设计上也较为简单。
图14给出了电源模块电路原理图。
为了增强设备的电源抗干扰能力,设计时在每级电源的前后都加上滤波电路来减少外部干扰和前级电源的影响。
图14电源模块电路原理图
图14中24V电压转换5V电压的电路,电感L4要求有高的通流量和对应的电感值,电感的直流通流量直接影响输出电流;D7(续流二极管)首选肖特基二极管,经常和储能元件一起使用,防止电流突变,提供通路,电感能以磁场形式存储电能,当线圈断电时,产生反向电动势电压容易击穿其他元件。
二极管的接入正好和反向电动势方向一致,把反相电动势通过续流二极管,以电流的形式中和掉从而保护其他元件。
输出电容C108使用1μF--470μF之间的低ESR(EquivalentSeriesResistance等效串联电阻)的钽电容,用来为输出端滤波以及提高环路稳定性。
这里取值为100uF的电解电容,电容的ESR也不能太小,否则会使反馈环路不稳定,导致输出端振荡;若容值太大,会负载开路,输入端断开。
如果输入电压波动较大,输出电流较高,输入端电容容量一定要选用大些,470μF--10000μF都可以,这里电容的取值为100uF,耐压值为50的电解电容。
2.8.1冗余电源部分电路设计
在工业现场,采用冗余电源的供电方式是消除电源系统单点故障的主要技术策略。
所谓冗余电源,是指多个电源模块同时承担系统负荷,而一旦其中某个模块出现问题而停止供电时,其它模块便会平均承担多出来的电源负载。
电源系统实现冗余的方式有多种,主要有并联冗余方式、隔离冗余方式、分布式冗余方式、分区电源分配方式。
本设计中的EPA交换机采用的是并联冗余方式,也称为N+1冗余方式。
为了提高系统的容错性和长期连续工作的可靠性,要求冗余电源阵列中的各电源模块具有热插拔特性,可带电拆卸和安装。
以热插拔自载均分控制器LTC4357为核心构成冗余电源的解决方案,具有设计和制造简单、稳定可靠的特点。
图15为冗余电源的电路原理。
图15冗余电源的电路原理图
如图15所示。
其中FET(FDB3632)为沟道功率型场效应管,LTC4357通过将FET的栅极电压降低到0V,实现对故障电源模块与负载总线的隔离,以便在开机状态下更换电源模块。
系统正常工作时,FET是LTC4357调节和稳定电源输出电压的执行元件。
2.8.2总线供电部分电路设计
图16为总线供电电路原理。
供电状态指示灯电路由二极管D9、发光二极管PLED1、三极管Q1和电阻R78、R86组成。
二极管D9的阳极和三极管Q1的发射极与过流保护电路的自恢复保险丝F1的一端相接;二极管D9的阴极经电阻R78与三极管Q2的基极电连接;三极管Q1的集电极经电阻R86与发光二极管PLED1的阳极连接。
当无受电设备连接到交换机供电端口时,三极管Q1截止,集电极电流为零,发光二极管PLED1不会被点亮;而当接入受电设备时,三极管Q1导通,集电极有电流流过,发光二极管PLED1被点亮,从而起到指示供电状态的作用。
自恢复保险丝F1的保持电流参数设置了RJ45接口POW-A能提供的最大功率,通过改变F1的保持电流参数可改变该EPA交换机提供给受电设备的输出功率等级,从而突破了传统以太网供电系统提供给受电端的电源最大功率只能为12.95W的局限,使得较高功率(可达30W)的受电设备能够由EPA交换机通过连接RJ45接口的4/5及7/8双绞线对供电。
并且不必采用昂贵的专用芯片,降低了设备的制造成本。
图16总线供电电路
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 交换机 工作 原理 文档