第9章时序逻辑电路习题解答.docx
- 文档编号:25109611
- 上传时间:2023-06-05
- 格式:DOCX
- 页数:51
- 大小:265.72KB
第9章时序逻辑电路习题解答.docx
《第9章时序逻辑电路习题解答.docx》由会员分享,可在线阅读,更多相关《第9章时序逻辑电路习题解答.docx(51页珍藏版)》请在冰豆网上搜索。
第9章时序逻辑电路习题解答
第九章习题参考答案
9-1对应于图9-1a逻辑图,若输入波形如图9-54所示,试分别画出原态为0和原态
为1对应时刻得Q和Q波形。
图9-54题9-1图
解得到的波形如题9-1解图所示。
原态为0:
原态为1:
题9-1解图
9-2逻辑图如图9-55所示,试分析它们的逻辑功能,分别画出逻辑符号,列出逻辑
真值表,说明它们是什么类型的触发器。
解对于(a):
由图可写出该触发器的输出与输入的逻辑关系式为:
Q
R
D
Q
(9-1)
Q
S
D
Q
232
a)b)
图9-55题9-2图
下面按输入的不同组合,分析该触发器的逻辑功能。
(1)RD=1、SD=0
若触发器原状态为0,由式(9-1)可得Q=0、Q=1;若触发器原状态为l,由式(9-1)
同样可得Q=0、Q=1。
即不论触发器原状态如何,只要
成0态。
R=1、SD=0,触发器将置
D
(2)RD=0、SD=l
用同样分析可得知,无论触发器原状态是什么,新状态总为:
Q=1、Q=0,即触
发器被置成1态。
(3)RD=SD=0
按类似分析可知,触发器将保持原状态不变。
(4)RD=SD=1
两个“与非”门的输出端Q和Q全为0,这破坏了触发器的逻辑关系,在两个输入
信号同时消失后,由于“或非”门延迟时间不可能完全相等,故不能确定触发器处于何
种状态。
因此这种情况是不允许出现的。
逻辑真值表如表9-1所示,这是一类用或非门实现的基本RS触发器,逻辑符号如题9-2
(a)的逻辑符号所示。
对于(b):
此图与(a)图相比,只是多加了一个时钟脉冲信号,所以该逻辑电路在CP
=1时的功能与(a)相同,真值表与表9-1相同;而在CP=0时相当于(a)中(3)的
情况,触发器保持原状态不变。
逻辑符号见题9-2(b)逻辑符号。
这是一类同步RS触发
器。
RSDQ
D
100
011
表9-1题9-2(a)真值表
00不变
11不定
233
题9-2(a)的逻辑符号题9-2(b)逻辑符号
9-3同步RS触发器的原状态为1,R、S和CP端的输入波形如图9-56所示,试画
出对应的Q和Q波形。
图9-56题9-3图
解波形如题9-3解图所示。
题9-3解图
234
9-4设触发器的原始状态为0,在图9-57所示的CP、J、K输入信号激励下,试分别
画出TTL主从型JK触发器和CMOSJK触发器输出Q的波形。
图9-57题9-4图
解波形如题9-4解图所示。
(注意TTL型JK触发器是CP脉冲下降沿触发,而CMOS
型JK触发器是CP脉冲上升沿触发。
)
图6-8习题6-4图
TTL:
CMOS:
题9-4解图
9-5设D触发器原状态为0态,试画出在图9-58所示的CP、D输入波形激励下的
235
输出波形。
图9-58题9-5图
解波形如题9-5解图所示。
题9-5解图
9-6已知时钟脉冲CP的波形如图9-7所示,试分别画出图9-59中各触发器输出端Q
的波形。
设它们的初始状态均为0。
指出哪个具有计数功能。
a)b)c)
d)e)f)
图9-59题9-6图
236
解图9-59(a)~(d)中没有与外电路相连接的J、K端,处于置空状态,相当于
接高电平。
(a)首先J1,KQ1,触发器在第一个CP脉冲下降沿翻转,Q1,Q0。
此后则有J1,KQ0,触发器保持高电平。
(b)JQ0,K1,触发器保持0状态
(c)JK1,触发器每来一个CP脉冲,翻转一次。
(d)JQ1,K1,第一个CP脉冲使触发器翻转,Q1,Q0,此时有
JQ0,K1,第二个CP脉冲使触发器回到初始状态。
第三、四个脉冲又重复上
述过程。
(e)DQ1,触发器在第一个CP脉冲上升沿翻转,Q1,Q0,此时
DQ0,触发器在第二个脉冲回到初始状态,此后又将重复上述过程。
(f)D=0,触发器始终保持0状态。
各触发器输出端Q的波形如题9-6解图所示。
由图可见,(c)、(d)、(e)三个触发器具
有计数功能。
CP
(a)
(b)
(c)
(d)
(e)
(f)
题9-6解图
9-7分别说明图9-60所示的D→JK、D→T′触发器的转换逻辑是否正确。
a)b)
图9-60题9-7图
237
解已知D触发器的状态方程为Qn1D,下面只需判断图中触发器输入端D的逻
辑表达式是否满足其所要转换的触发器的状态方程。
(a)在图9-60(a)中,
n1DJQnKQnJQnKQn
Q
不满足JK触发器的状态方程
n1JQnKQn
Q,所以这种转换逻辑不正确。
(b)在图9-60(b)中,
Q
nDQn
1
满足T触发器的状态方程为
n1Qn
Q,所以这种转换逻辑是正确的。
9-8分别说明图9-61所示的JK→D、JK→RS触发器的转换逻辑是否正确。
a)b)
图9-61题9-8图
解已知JK触发器的状态方程为
nJQnKQn
1
Q,下面只需判断图中触发器输入
端J、K的逻辑表达式是否满足其所要转换的触发器的状态方程。
(a)在图9-61(a)中,
JD,KD
n
Q
1n
JQ
K
n
Q
DQ
n()
nnn
DQDQQ
D
满足D触发器的状态方程Qn1D,所以这种转换逻辑是正确的。
(b)在图9-61(b)中,
JS,KSR
Q
n1n
JQ
K
n
Q
nSRQnSQnSRQSRQ
nn
SQ()
满足RS触发器的状态方程为
n1Qn
QSR,所以这种转换逻辑是正确的。
9-9在图9-62所示的逻辑电路中,试画出Q1和Q2端的波形,时钟脉冲的波形CP
如图9-7所示。
如果时钟脉冲的频率是4000Hz,那么Q1和Q2波形的频率各为多少?
设
初始状态Q1=Q2=0。
图9-62题9-9图
238
解对于图中的两个JK触发器,都是J=K=1,每来一个CP脉冲,触发器翻转一次,而右
面触发器的CP脉冲来自于左面触发器的输出,所以得到如题9-9解图所示的波形。
由图
中可以看出,
Q的频率是CP的1/2,Q2的频率又是Q1的1/2,所以Q1的频率为2000Hz,
1
Q的频率为1000Hz。
2
题9-9解图
9-10根据图9-63所示的逻辑图及相应的CP、RD和D的波形,试画出Q1端和Q2
端的输出波形,设初始状态Q1=Q2=0。
a)b)
图9-63题9-10图
解图中
R和SD是触发器的置0和置1端,
D
低电平有效。
Q的状态根据D触发器的输
1
入端D的状态而变化,CP脉冲上升沿触发。
JK触发器的输入端JQ1,K1,CP脉
冲下降沿触发。
依此画出的Q1端和Q2端波
形如题9-10解图所示。
题9-10解图
239
9-11电路如图9-64所示,试画出Q1和Q2的波形。
设两个触发器的初始状态均为0。
a)b)
图9-64题9-11图
解JK触发器的K端处于置空状态,相当于高电平,K=1。
JQ,DQ1。
2
首先,DQ1,当第一个CP脉冲的上升沿到来时,D触发器翻转为1,此时Q21,
1
J,下降沿到来时,JK触发器翻转为1,Q11,DQ10,第二个CP脉
Q1
2
冲的上升沿使D触发器又翻转为0,0
Q,JQ20,下降沿又使JK触发器翻转
2
为0,回到初始状态。
以后重复此过程。
得到的波形如题9-11解图所示。
题9-11解图
9-12图9-65所示电路是一个可以产生几种脉冲波形的信号发生器。
试对应时钟脉冲
CP的波形,画出F1、F2、F3三个输出端的波形。
设触发器的初始状态为0。
图9-65题9-12图
解首先JQ1,KQ0,触发器在第一个CP脉冲下降沿翻转为1,Q=1,
此时JQ0,KQ1,第二个CP脉冲下降沿到来时触发器又翻转为0,回到初
始状态,以后重复此过程。
得到Q的波形如题9-12解图所示。
由图9-65可得到F1、F2、
F3三个输出端的逻辑表达式为:
240
F
1
Q
F
2
QCP
F
3
QCP
据此可画出其波形如题9-12解图所示。
题9-12解图
9-13试画出由CMOSD触发器组成的四位右移寄存器逻辑图,设输入的4位二进制
数码为1101,画出移位寄存器的工作波形。
解由CMOSD触发器组成的四位右移寄存器逻辑图如题9-13解图(a)所示。
题9-13解图(a)四位右向移位寄存器逻辑图
输入4位二进制数码为1101时,这种移位寄存器是按照从低位到高位逐位传送的,
工作波形如题9-13解图(b)所示。
题9-13解图(b)移位寄存器的工作波形
241
9-14图9-66是一个自循环移位寄存器逻辑图,触发器初始状态为100,在CP端连
续输入6个时钟脉冲,用表格形式列出在6个时钟脉冲作用下3个触发器的状态变化。
图9-66题9-14图
解由图9-66可看出
D0Q,D1Q0,D2Q1,且各触发器使用同一个CP
2
脉冲,所以得到各触发器的输出为:
n1DQn
Q02
0,
n1DQ
n
Q10
1,
n1DQn
Q21
2
根据以上各式,可得到初始状态为100时各触发器的状态变化如表9-2所示。
表9-2题9-14触发器状态变化表
CPQ2Q1Q0
0100
1110
2010
3011
4001
5101
6100
9-15图9-45为同步五进制计数器的逻辑图,在CP端输入计数脉冲后,列出它的状
态转换真值表,并画出工作波形图。
解由图可写出各触发器输入端的激励方程
J0Q,K01
2
J1Q,K1Q0
0
J2QQ,K21
01
将以上各式代入JK触发器的特征方程即得计数器状态方程
nQQn
1n
Q20
0
nQnQnQQ
1nn
Q
10101
nQQQ
1nnn
Q012
2
242
设初始状态为000,则可得到计数器的状态转换表如表9-3所示,其工作波形如图题
9-15解图所示。
表9-3题9-15计数器状态变化表
CPQ2Q1Q0
0000
1001
2010
3011
4100
题9-15解图计数器工作波形5000
9-16图9-67是由4个TTL主从型JK触发器组成的一种计数器,通过分析说明该计
数器的类型,并画出工作波形图。
图9-67题9-16图
解图中所示为异步计数器。
计数脉冲CP只加在最低位触发器F0的CP端,F1的计
数脉冲来自F0的输出Q0,F2的计数脉冲来自F1的输出Q1,F3的计数脉冲来自F0的输
出
Q。
0
下面写出各触发器输入端的激励方程
J1,K01
0
J1QQQQ,K11
2323
J1,K21
2
J3QQ,K31
12
将上式代入JK触发器的特征方程,得到计数器的状态方程
243
nQ
Q0
0
1n
nQQQ
1n
Q1(23)1
n1Q
Q2
2
n
n1QnQnQnQ
3123
输出端B的逻辑表达式为
B
Q0QQQ
123
设计数器原状态为0000,根据以上分析得到计数器的状态转换表如表9-4所示,工
作波形如图题9-16解图所示。
由此看出,图9-67所示计数器为异步十进制减法计数器。
表9-4异步十进制减法计数器状态表
计数器状态等值十进
计数脉冲输出
序号Q3Q2Q1Q0制数状态
0000001
1100190
2100080
3011170
4011060
5010150
6010040
7001130
8001020
9000110
10000001
题9-16解图计数器的工作波形
244
9-17图9-68是由3个TTL主从型JK触发器组成的一种计数器,通过分析说明该计
数器的类型,并画出工作波形图。
图9-68题9-17图
解各触发器使用同一个计数脉冲,所以该计数器为同步计数器。
由图可写出各触发
器输入端的激励方程
J0QQ,K01
12
J1QQ,K1Q0Q2Q0Q2
02
J2QQ,K2Q0
01
将以上各式代入JK触发器的特征方程即得计数器状态方程
n1QnQnQnQ120
0
n1nnnnn
Q1QQQQQQ
021021
nQnQnQnQnQn
1
Q01202
2
设初始状态为000,则可得到计数器的状态转换表如表9-5所示,其工作波形如题
9-17解图所示,可见该计数器为同步六进制加法计数器。
表9-5题9-17计数器状态变化表
CPQ2Q1Q0
0000
1001
2010
3011
4100
5101
题9-17解图计数器工作波形
6000
245
9-18计数器电路如图9-31所示,试分析其逻辑功能。
解该计数器为异步计数器。
各触发器输入端的J和K接到高电平“1”。
计数脉冲从最低位触发器F0的CP端输入。
每输入一个计数脉冲,F0的状态改变一
次。
低位触发器的Q端与相邻高位触发器的CP端相连,每当低位触发器状态由0翻转
为1时,即Q端输出一个正跳变信号,使高位触发器翻转。
(图9-314位异步二进制减法计数器)
设计数器原状态为0000,当第1个计数脉冲输入后,F0的Q0由0变为l,向F1发出
计数脉冲,使Q1由0翻转为1,Q1向F2发出计数脉冲,使Q2由0翻转为1,Q2向F3
发出计数脉冲,使Q3由0翻转为1,计数器的状态为1111;当第2个计数脉冲输入后,
F0的Q0由1变为0,Q0没有正阶跃信号作用至F1的CP端,故Fl、F2、F3仍保持1状态,
计数器的状态为1110;依此类推。
当第15个计数脉冲输入后,计数器的状态为0001,
第16个计数脉冲输入,计数器的状态返回到0000。
计数器的状态转换表,如表9-6所示,波形如题9-18解图所示。
题9-18解图4位二进制减法计数器的工作波形
246
表9-64位二进制减法计数器状态转换表
计数脉冲序号
触发器状态触发器状态
对应十进制数计数脉冲序号
Q3Q2Q1Q0Q3Q2Q1Q0
对应十进制数
0000009
01019
11111110011010
21110211010111
31101312010012
41100413001113
51011514001014
61010615000115
7
8
1001
1000
7
8
1600000(借位)
9-19图9-69所示电路。
试画出在图中时钟脉冲CP作用下Q0、Q0、Q1、Q1和输出
ф1、ф2的波形图,并说明ф1和ф2波形的相位差(时间关系)。
图9-69题9-19图
解图中各触发器均接成T触发器,每来一个计数脉冲,触发器的状态改变一次。
输出ф1、ф2的逻辑表达式为
1Q
1
2QQQQ
0101
可得到各输出的波形如题9-19解图所示。
由此波形可见,
1和2的相位差为1/4个周
期。
247
题9-19解图输出波形图
9-20试列出图9-70所示计数器的真值表,从而说明它是几进制计数器。
设初始状态
为000。
图9-70题9-20图
解触发器
F和F1的计数脉冲来自于同步时钟脉冲CP,而触发器F2的计数脉冲来
0
自于F1的输出端Q1,所以该计数器为异步计数器。
J0QQ,K01
12
J1Q,K1Q0Q2
0
J1,K21
2
将以上各式代入JK触发器的特征方程即得计数器状态方程
n1QnQnQnQ120
0
nQQQQQ
1nnnnn
Q
101021
n1Qn
Q2
2
248
当初始状态为000时计数器的状态转换表如表9-7所示,由表可见该计数器为七进制
计数器。
表9-7题9-20计数器状态变化表
CPQ2Q1Q0
0000
1001
2010
3011
4100
5101
6110
7000
9-21电路如图9-71所示。
设QA=1,红灯亮;QB=1,绿灯亮;QC=1,黄灯亮。
试分
析该电路,说明三组彩灯点亮的顺序。
初始状态三个触发器的Q端均为0。
图9-71题9-21图
解图中电路为一个同步计数器。
由图可写出各触发器输入端的激励方程
JAQ,KA1
B
JBQQ,KB1
AC
JCQ,KCQA
B
将以上各式代入JK触发器的特征方程即得计数器状态方程
n1nn
QAQQ
BA
n1nnn
QB(QQ)Q
ACB
nQnQnQQ
1nn
Q2
2BAC
249
设计数器的初始状态为000,则可得到其状态转换表如表9-8所示。
由表可以看出,
三组彩灯点亮的顺序为红灯亮、绿灯亮、黄灯亮、全亮、全灭,依次循环。
表9-8题9-21计数器状态变化表
CPQAQBQC对应彩灯状态
0000
全灭
1100
红灯亮
2010
绿灯亮
3001
黄灯亮
4111
全亮
5000
全灭
9-22图9-72是一单脉冲输出电路,试用一片CT74LS112型双下降沿JK触发器(其
引脚图见图9-72b)和一片CT74LS00型四2输入与非门(其引脚图见图8-18b)联接成
该电路,画出接线图,并画出CP、Q1、Q2、F的波形图。
a)原理图b)管脚功能图
图9-72题9-22图
解联接成的电路如题9-22解图(a)所示。
题9-22解图(a)接线图
250
设触发器的初始状态都为0,当第一个CP脉冲下降沿到来时,1
J,K10,
1
J2Q,K2Q11,则Q1翻转为1,Q2仍为0状态。
此后因为第一个触发器
01
的输入始终保持不变,其输出也始终保持为Q1,Q10。
而第二个触发器在第二个
1
CP脉冲下降沿到来时,J2Q11,K2Q10,则Q2翻转为1,此后由于输入不
变,输出也始终保持为Q1,Q20。
输出端F的逻辑表达式为
2
F
Q1QQQ
212
由此画出CP、Q1、Q2、F的波形图如题9-22解图(b)所示。
题9-22解图(b)输出波形图
9-23图9-73是一个防盗报警电路。
a、b两端被一细铜丝接通,此铜丝置于认为盗
窃者必经之处。
当盗窃者闯入室内将铜丝碰断后,扬声器即发出报警声(扬声器电压为
1.2V,通过电流40mA)。
1)试问555定时器接成何种电路?
2)说明本电路的工作原理。
图9-73题9-23图
解
(1)图中555定时器接成了多谐振荡器电路。
(2)当细铜丝接通时,R相当于低电平,555定时器输出为0,扬声器不能发出警
报。
当盗窃者闯入室内将铜丝碰断后,R相当于高电平,555定时器正常工作,组成多
谐振荡器电路,在输出端3得到矩形脉冲信号,再经过100F的电容,把交流信号提供
给扬声器发出警报。
251
9-24图9-74是一简易触摸开关电路,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 时序 逻辑电路 习题 解答
![提示](https://static.bdocx.com/images/bang_tan.gif)