15.磁表面存储器主要技术指标有<存储密度),<存储容量),平均存取时间,数据传输率。
16.总线按照使用的范围可分为三类:
<片内)总线是指芯片内部的总线,一般是单总线结构。
系统总线是指计算机<各部件)之间的信息传输线,一般是三总线结构:
地址总线、数据总线、<控制)总线。
<通信)总线是指计算机系统之间或与其它系统之间的信息传输线。
17.在CPU与主存之间插入高速缓存,系统的运行速度不仅没有降低,反而大大提高,主要原因是<程序访问的局部性原理)。
18.CPU与主存、高速缓存之间进行数据交换的单位是<字),主存与高速缓存之间进行数据交换的单位是<块)。
19.一次中断处理过程可简单地归纳为中断请求、中断判优、<中断响应)、<中断服务)、中断返回5个阶段。
20.I/O端口是接口中的一些<寄存器),可分别存放数据信息、地址信息、<控制信息),相应的端口分别称为数据端口、地址端口、<控制端口)。
三、解释常用英文代号的中文意思
1.PC2.IR3.ALU4.MAR5.MDR6.MIPS7.CU8.CPU9.SRAM10.DRAM11.CACHE12.DMA13.RISC14.CISC15.OP16.PSW17.INTR18.SP19.PUSH20.POP21.DACK22.DREQ23.INTA24.BUS25.FlashMEMORY26.CD-ROM27.EEPROM28.ACC29.CS30.I/O
答:
1程序计数器2指令寄存器3算术逻辑单元4存储器地址寄存器5存储器数据寄存器6每秒百万条指令7控制单元8中央处理器9静态随机存储器10动态随机存储器
11高速缓冲存储器12直接存储器访问13精简指令系统计算机14复杂指令系统计算机15操作码16程序状态字17中断请求18堆栈指针19入栈操作20出栈操作21DMA应答22DMA请求23中断应答24总线25闪存26只读光盘27电可擦除只读存储器
28累加器29片选信号30输入/输出
四、简答题
1.冯诺依曼思想包含那些要点?
答:
<1)用二进制代码表示程序和数据;
<2)计算机采用存储程序的工作方式;
<3)计算机硬件由存储器.运算器.控制器.输入设备和输出设备组成。
2.为什么要设置I/O接口?
答:
<1)设备寻址,实现不同设备的选择。
<2)数据缓冲,实现主机与外设的速度匹配。
<3)数据的串-并格式转换
<4)数据的电平转换
<5)传送来自CPU的控制命令
<6)接收来自设备的状态信息。
3.指令和数据都存于存储器中,计算机如何区分它们?
答:
计算机区分指令和数据有以下2种方法:
<1)通过不同的时间段来区分指令和数据,即在取指令阶段<或取指微程序)取出的为指令,在执行指令阶段<或相应微程序)取出的即为数据。
<2)通过地址来源区分,由PC提供存储单元地址的取出的是指令,由指令地址码部分提供存储单元地址的取出的是操作数。
4.试比较字、字节、位。
答:
字—CPU进行一次处理时的数据,一个字一般是字节的整数倍;位—计算机所能表示的最小单位,用b表示;字节—存储容量的基本单位,用B表示,1个字节=8位;
5.试比较SRAM和DRAM。
答:
P87-P88
6.试比较同步通信和异步通信。
答:
同步通信:
指由统一时钟控制的通信,控制方式简单,灵活性差,当系统中各部件工作速度差异较大时,总线工作效率明显下降。
适合于速度差别不大的场合。
异步通信:
指没有统一时钟控制的通信,部件间采用应答方式进行联系,控制方式较同步复杂,灵活性高,当系统中各部件工作速度差异较大时,有利于提高总线工作效率。
7.试从5个方面比较程序中断与DMA方式的区别。
答:
P210
8.试解释计算机硬件系统中五大部分在计算机中的功能。
答:
P9
9.什么叫中断?
什么叫DMA?
它们各应用在什么场合?
答:
P194。
P202
10.试解释立即寻址、直接寻址和寄存器寻址的区别。
答:
P311。
P313
11.试解释指令寻址和数据寻址的区别。
答:
P310
12.I/O有哪些编址方式?
各有何特点?
答:
常用的I/O编址方式有两种:
I/O与内存统一编址和I/O独立编址;
特点:
I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式,I/O设备和主存占用同一个地址空间,CPU可像访问主存一样访问I/O设备,不需要安排专门的I/O指令。
I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码,此时I/O地址与主存地址是两个独立的空间,CPU需要通过专门的I/O指令来访问I/O地址空间。
13.什么是“程序访问的局部性”?
存储系统中哪一级采用了程序访问的局部性原理?
答:
程序运行的局部性原理指:
在时间上看,在一小段时间内,最近被访问过的程序和数据很可能会多次被访问;在空间上看,这些被访问的程序和数据往往集中在一小片存储区;在访问顺序上,指令顺序执行比转移执行的可能性大(大约5:
1>。
存储系统中Cache—主存层次采用了程序访问的局部性原理。
14.说明中断向量地址和入口地址的区别和联系。
答:
中断向量地址和入口地址的区别:
向量地址是硬件电路<向量编码器)产生的中断源的内存地址编号,中断入口地址是中断服务程序首址。
中断向量地址和入口地址的联系:
中断向量地址可理解为中断服务程序入口地址指示器<入口地址的地址),通过它访存可获得中断服务程序入口地址。
15.在计算机中为什么要采用二进制?
答:
<1)二进制在物理上容易实现。
<2)二进制运算规则比较简单。
16.总线的带宽和总线宽度有什么区别?
答:
P46.
17.Cache与主存之间的地址映射方式有几种?
各有什么特点?
答:
P117-119.
18.在中断过程中,保护现场有什么含义?
答:
P200.
19.程序查询方式与程序中断方式均通过“程序”传送数据,两者的区别是什么?
答:
<1)程序的具体含义不同。
在程序中断方式中,数据传送通过中断服务程序来实现;在程序查询方式中,数据传送通过I/O设备状态查询程序(包括测试指令、转移指令、传送指令>来实现。
<2)CPU与I/O设备工作方式不同。
在程序中断方式中,CPU与I/O设备是并行工作的,CPU的工作效率较高;在程序查询方式中,CPU与I/O设备是串行工作的,CPU的工作效率较低。
20.微程序控制器的基本思想有哪些?
答:
<1)每一条机器指令对应一个微程序,微程序保存在控制存储器中;<2)每一个微程序由若干条微指令组成,一条微指令对应若干条微命令;<3)逐条执行每一条微指令,产生相应的控制信号,相应地完成了一条机器指令的全部操作。
五、计算分析题
1.什么是存储器的带宽?
若存储器的数据总线宽度为32位,存取周期为200ns,则存储器的带宽是多少?
解:
存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽=1/200nsX32位=160M位/秒=20MB/S
2.某计算机的I/O设备采用异步串行传送方式传送字符信息。
字符信息的格式为一位起始位、七位数据位、一位校验位和一位停止位。
若要求每秒钟传送480个字符,那么该设备的波特率为多少?
比特率是多少?
解:
480×10=4800位/秒=4800波特;480×7=3360位/秒=3360比特
3.用变形补码计算,并使用变形补码来判断结果是否溢出?
若溢出是何种溢出。
(1>已知X=00.010110,Y=00.100101,计算[X+Y]补
(2>已知X=11.101101,Y=11.010011,计算[X-Y]补
解:
<1)[X+Y]补=[X]补+[Y]补=00.010110+00.100101=00.111011,无溢出。
<2)[X-Y]补=[X]补+[-Y]补=11.101101+00.101101=00.011010,无溢出。
4.设浮点数格式为:
阶码5位<含1位阶符),尾数11位<含1位数符)。
写出51/128、-27/1024所对应的机器数。
要求如下:
<1)阶码和尾数均为原码。
<2)阶码和尾数均为补码。
<3)阶码为移码,尾数为补码。
解:
据题意画出该浮点数的格式:
阶符1位
阶码4位
数符1位
尾数10位
将十进制数转换为二进制:
x1=51/128=0.0110011B=2-1*0.110011B
x2=-27/1024=-0.0000011011B=2-5*(-0.11011B)
则以上各数的浮点规格化数为:
<1)[x1]浮=1,0001;0.1100110000
[x2]浮=1,0101;1.1101100000
<2)[x1]浮=1,1111;0.1100110000
[x2]浮=1,1011;1.0010100000
<3)[x1]浮=0,1111;0.1100110000
[x2]浮=0,1011;1.0010100000
5.设机器数字长为8位<含1位符号位),用补码运算规则计算下列各题,判断是否溢出。
<1)A=9/64,B=-13/32,求A+B。
<2)A=19/32,B=-17/128,求A-B。
<3)A=-3/16,B=9/32,求A+B。
<4)A=-87,B=53,求A-B。
解:
<1)A=9/64=0.0010010B,B=-13/32=-0.0110100B
[A]补=0.0010010,[B]补=1.1001100
[A+B]补=0.0010010+1.1001100=1.1011110
OV=
=0,无溢出
A+B=-0.0100010B=-17/64
<2)A=19/32=0.1001100B,B=-17/128=-0.0010001B
[A]补=0.1001100,[B]补=1.1101111,[-B]补=0.0010001
[A-B]补=0.1001100+0.0010001=0.1011101
OV=
=0,无溢出
A-B=0.1011101B=93/128B
<3)A=-3/16=-0.0011000B,B=9/32=0.0100100B
[A]补=1.1101000,[B]补=0.0100100
[A+B]补=1.1101000+0.0100100=0.0001100
OV=
=0,无溢出
A+B=0.0001100B=3/32
<4)A=-87=-1010111B,B=53=110101B
[A]补=10101001,[B]补=00110101,[-B]补=11001011
[A-B]补=1,0101001+1,1001011=0,1110100
OV=
=1,有溢出
6.<1)CPU执行一段程序时,cache完成存取的次数为2420次,主存完成存取的次数为80次,已知cache存储周期为40ns,主存存储周期为240ns,求cache/主存系统的平均访问时间?
<2)已知cache存储周期是40ns,主存存储周期是200ns,cache/主存系统平均访问时间为50ns,求cache的命中率是多少?
解:
<1)命中率h=2420/(2420+80>=96.8%
平均存取时间=h·tc+(1-h>tM=96.8%*40+(1-96.8%>*240=46.4ns
(2>50=40*h+(1-h>*240h=95%
7.假设某设备向CPU传送信息的最高频率是40K次/秒,而相应的中断处理程序其执行时间为40ms,试问该外设是否可用程序中断方式与主机交换信息,为什么?
解:
该设备向CPU传送信息的时间间隔=1/40K=0.025×103=25ms<40ms则:
该外设不能用程序中断方式与主机交换信息,因为其中断处理程序的执行速度比该外设的交换速度慢。
8.有一个cache的容量为2K字,每块为16字,问:
<1)该cache可容纳多少个块?
<2)如果主存的容量是256K字,则有多少个块?
<3)主存的地址有多少位?
cache的地址有多少位?
<4)在直接映射方式下,主存中的第i块映射到cache中哪一个块?
解:
(1>cache中有2048/16=128个块。
(2>主存有256K/16=214=16384个块。
(3>主存容量为256K=218字,所以主存的地址有18位。
cache容量为2K=211字,所以cache字地址为11位。
(4>主存中的第i块映像到cache中第imod128个块中。
9.某机字长8位,试用如下所给芯片设计一个存储器,容量为10KB,其中RAM为高地址8KB,ROM为低地址2KB,最低地址为04K*8位,ROM芯片有:
2K*4位)。
<1)地址线.数据线各为多少根。
<2)RAM和ROM的地址范围分别为多少?
<3)每种芯片各需要多少片。
<4)画出存储器结构图及与CPU连接的示意图。
10.用1K×4位/片的SRAM芯片构成一个4K×8位的存储器,地址总线A15~A0<低),双向