计算机组成原理课程设计.docx

计算机组成原理课程设计.docx

《计算机组成原理课程设计.docx》由会员分享，可在线阅读，更多相关《计算机组成原理课程设计.docx（44页珍藏版）》请在冰豆网上搜索。

计算机组成原理课程设计

大连海事大学

课程设计报告

课程名称：

计算机组成原理课程设计

成员：

刘袁

设计时间：

2015年8月31日至9月11日

考核记录及成绩评定

题目

复杂模型机设计实验

完成的主要工作

1读懂系统电路图，了解电路的原理和数据通路以及相关部分的关系

2掌握各被控部件的控制电位与微指令之间的关系

3自行设计异或、同或等指令

4改动部分微指令，实现寄存器间接寻址进行异或运算

5将寄存器间接寻址用于异或指令

成员分工

共同完成：

①研究了解微指令的设计过程②搜集相关资料③根据实验指导电路图连接电路，联机运行累加求和运算④排除硬件和程序故障⑤撰写设计报告。

刘：

寄存器间接寻址

袁：

异或运算

综合评语（设计方案、实践环节、问题解答、设计报告）

成绩

222013

刘

222013

袁

一、设计任务与要求

1.1课程设计背景与目的

计算机组成原理课程设计是计算机科学与技术专业的学生在修完计算机组成原理课程之后，必须完成的实验环节。

本课程设计是在完成计算机组成原理分解实验的基础上，来进行模型计算机的整机设计。

通过模型机的设计、组装和调试，建立计算机整机的概念，加深对计算机“时空”概念的理解，掌握设计和调试计算机的基本步骤和方法，提高应用集成电路的基本技能，培养和提高学生独立工作的能力及分析问题和解决问题的能力。

根据此前所学习的有关计算机组成及工作原理的相关知识，利用实验室现有元器件及设备，设计并实现一台模型计算机，并利用实现的指令编程在模型机上运行，对设计工作进行验证。

1.2应解决的主要问题及应达到的技术

①阅读计算机组成的相关资料，考察现有实验器材，给出模型机设计方案。

方案中要以图文结合的方式描述出模型机的整机构成，即该模型机硬件上主要由哪几个部分组成及其互联方式。

②对模型机各个组成部分具体的硬件构成，功能，操作方式进行详细说明，必要时需给出电路图。

③说明模型机的数据类型，指令格式，寻址方式，指令系统构成，微指令格式及各条指令的微程序流程。

④利用实现的指令编写程序，对设计工作进行验证。

⑤在组装调试成功的基础上，整理出设计说明书和其它文件。

1.3基本理论依据

下面讲述一下模型计算机的数据格式及指令系统。

1.3.1数据格式

模型机规定采用定点补码表示法表示数据，字长为８位，8位全用来表示数据（最高位不表示符号），数值表示范围是：

0≤X≤28－1。

1.3.2指令设计

模型机设计三大类指令共十五条，其中包括运算类指令、控制转移类指令，数据传送类指令。

运算类指令包含三种运算，算术运算、逻辑运算和移位运算，设计有6条运算类指令，分别为：

ADD、AND、INC、SUB、OR、RR，所有运算类指令都为单字节，寻址方式采用寄存器直接寻址。

控制转移类指令有三条HLT、JMP、BZC，用以控制程序的分支和转移，其中HLT

为单字节指令，JMP和BZC为双字节指令。

数据传送类指令有IN、OUT、MOV、LDI、LAD、

STA共6条，用以完成寄存器和寄存器、寄存器和I/O、寄存器和存储器之间的数据交换，除MOV指令为单字节指令外，其余均为双字节指令。

1.3.3指令格式

所有单字节指令（ADD、AND、INC、SUB、OR、RR、HLT和MOV）格式如下：

7654

32

10

OP-CODE

RS

RD

其中，OP-CODE为操作码，RS为源寄存器，RD为目的寄存器，并规定：

RS或RD

选定的寄存器

00

01

10

11

R0

R1

R2

R3

IN和OUT的指令格式为：

7654

（1）

32

（1）

10

（1）

7-0

（2）

OP-CODE

RS

RD

P

其中括号中的1表示指令的第一字节，2表示指令的第二字节，OP-CODE为操作码，RS为源寄存器，RD为目的寄存器，P为I/O端口号，占用一个字节，系统的I/O地址译码原理见图1-1（在地址总线单元）。

图1-1I/O地址译码原理图

由于用的是地址总线的高两位进行译码，I/O地址空间被分为四个区，如表1-1所示：

表1-1I/O地址空间分配

A7A6

选定

地址空间

00

IOY0

00-3F

01

IOY1

40-7F

10

IOY2

80-BF

11

IOY3

C0-FF

系统设计五种数据寻址方式，即立即、直接、间接、变址和相对寻址，LDI指令为立即寻址，LAD、STA、JMP和BZC指令均具备直接、间接、变址和相对寻址能力。

LDI的指令格式如下，第一字节同前一样，第二字节为立即数。

表1-2LDI指令格式

7654

（1）

32

（1）

10

（1）

7-0

（2）

OP-CODE

RS

RD

data

LAD、STA、JMP和BZC指令格式如下：

表1-3指令格式

7654

（1）

32

（1）

10

（1）

7-0

（2）

OP-CODE

M

RD

D

其中M为寻址模式，具体见表1-4，以R2做为变址寄存器RI。

表1-4寻址方式

寻址模式M

有效地址E

说明

00

01

10

11

E=D

E=（D）

E=（RI）+D

E=（PC）+D

直接寻址

间接寻址

RI变址寻址

相对寻址

1.3.4指令系统

本模型机共有16条基本指令，表1-5列出了各条指令的格式、汇编符号、指令功能。

表1-5指令格式、符号、功能

二、设计方案

本模型机的数据通路框图如图2-1所示。

图2-1数据通路框图

和前面的实验相比，复杂模型机实验指令多，寻址方式多，只用一种测试已不能满足设计要求，为此指令译码电路需要重新设计。

如图2-2所示在IR单元的INS_DEC中实现。

图2-2指令译码原理图

本实验中要用到四个通用寄存器R3…R0，而对寄存器的选择是通过指令的低四位，为此还得设计一个寄存器译码电路，在IR单元的REG_DEC（GAL16V8）中实现，如图2-3所示。

图2-3寄存器译码原理图

根据机器指令系统要求，设计微程序流程图及确定微地址，如图2-3所示。

按照系统建议的微指令格式，见表2-1，参照微指令流程图，将每条微指令代码化，译成二进制代码表，见表2-2，并将二进制代码表转换为联机操作时的十六进制格式文件。

表2-1微指令格式

表2-2二进制代码表

地址

十六进制表示

高五位

S3-S0

A字段

B字段

C字段

UA5-UA0

00

000001

00000

0000

000

000

000

000001

01

006D43

00000

0000

110

110

101

000011

03

107070

00010

0000

111

000

001

110000

04

002405

00000

0000

010

011

000

000101

05

04B201

00000

1001

011

001

000

000001

06

002407

00000

0000

010

011

000

000111

07

013201

00000

0010

011

001

000

000001

08

106009

00010

0000

110

000

000

001001

09

183001

00011

0000

011

000

000

000001

0A

106010

00010

0000

110

000

000

010000

0B

000001

00000

0000

000

000

000

000001

0C

103001

00010

0000

011

000

000

000001

0D

200601

00100

0000

000

001

100

000001

0E

005341

00000

0000

101

001

101

000001

0F

0000CB

00000

0000

000

000

011

001011

10

280401

00101

0000

000

010

000

000001

11

103001

00010

0000

011

000

000

000001

12

06B201

00000

1101

011

001

000

000001

13

002414

00000

0000

010

011

000

010100

14

05B201

00000

1011

011

001

000

000001

15

002416

00000

0000

010

011

000

010110

16

01B201

00000

0011

011

001

000

000001

17

002418

00000

0000

010

011

000

011000

18

02B201

00000

0101

011

001

000

000001

1B

005341

00000

0000

101

001

101

000001

1C

10101D

00010

0000

001

000

000

011101

1D

10608C

00010

0000

110

000

010

001100

1E

10601F

00010

0000

110

000

000

011111

1F

101020

00010

0000

001

000

000

100000

20

10608C

00010

0000

110

000

010

001100

28

101029

00010

0000

001

000

000

101001

29

00282A

00000

0000

010

100

000

101010

2A

04E22B

00000

1001

110

001

000

101011

2B

04928C

00000

1001

001

001

010

001100

2C

10102D

00010

0000

001

000

000

101101

2D

002C2E

00000

0000

010

110

000

101110

2E

04E22F

00000

1001

110

001

000

101111

2F

04928C

00000

1001

001

001

010

001100

30

001604

00000

0000

001

011

000

000100

31

001606

00000

0000

001

011

000

000110

32

006D48

00000

0000

110

110

101

001000

33

006D4A

00000

0000

110

110

101

001010

34

003401

00000

0000

011

010

000

000001

35

000035

00000

0000

000

000

000

110101

36

006D51

00000

0000

110

110

101

010001

37

001612

00000

0000

001

011

000

010010

38

001613

00000

0000

001

011

000

010011

39

001615

00000

0000

001

011

000

010101

3A

001617

00000

0000

001

011

000

010111

3B

000001

00000

0000

000

000

000

000001

3C

006D5C

00000

0000

110

110

101

011100

3D

006D5E

00000

0000

110

110

101

011110

3E

006D68

00000

0000

110

110

101

101000

3F

006D6C

00000

0000

110

110

101

101100

根据现有指令，在模型机上实现以下运算：

从IN单元读入一个数据，根据读入数据的低4位值X，求1+2+…+X的累加和，01H到0FH共15个数据存于60H到6EH单元。

根据要求可以得到如下程序，地址和内容均为二进制数。

地址内容助记符说明

0000000000100000;START:

INR0,00H从IN单元读入计数初值

0000000100000000

0000001001100001;LDIR1,0FH立即数0FH送R1

0000001100001111

0000010000010100;ANDR0,R1得到R0低四位

0000010101100001;LDIR1,00H装入和初值00H

0000011000000000

0000011111110000;BZCRESULT计数值为0则跳转

0000100000010110

0000100101100010;LDIR2,60H读入数据始地址

0000101001100000

0000101111001011;LOOP:

LADR3,[RI],00H从MEM读入数据送R3，

变址寻址，偏移量为00H

0000110000000000

0000110100001101;ADDR1,R3累加求和

0000111001110010;INCRI变址寄存加1，指向下一数据

0000111101100011;LDIR3,01H装入比较值

0001000000000001

0001000110001100;SUBR0,R3

0001001011110000;BZCRESULT相减为0，表示求和完毕

0001001100010110

0001010011100000;JMPLOOP未完则继续

0001010100001011

0001011011010001;RESULT:

STA70H,R1和存于MEM的70H单元

0001011101110000

0001100000110100;OUT40H,R1和在OUT单元显示

0001100101000000

0001101011100000;JMPSTART跳转至START

0001101100000000

0001110001010000;HLT停机

0110000000000001;数据

0110000100000010

0110001000000011

0110001100000100

0110010000000101

0110010100000110

0110011000000111

0110011100001000

0110100000001001

0110100100001010

0110101000001011

0110101100001100

0110110000001101

0110110100001110

0110111000001111

三、详细设计

3.1异或

表3-1指令描述

异或

1011

RS

RD

RS⊕RD→RD

图3-1微程序流程图

表3-2二进制代码表

地址

十六进制表示

高五位

S3-S0

A字段

B字段

C字段

UA5-UA0

00

000001

00000

0000

000

000

000

000001

01

006D43

00000

0000

110

110

101

000011

03

107070

00010

0000

111

000

001

110000

04

002405

00000

0000

010

011

000

000101

05

04B201

00000

1001

011

001

000

000001

06

002407

00000

0000

010

011

000

000111

07

013201

00000

0010

011

001

000

000001

08

106009

00010

0000

110

000

000

001001

09

183001

00011

0000

011

000

000

000001

0A

106010

00010

0000

110

000

000

010000

0B

000001

00000

0000

000

000

000

000001

0C

103001

00010

0000

011

000

000

000001

0D

200601

00100

0000

000

001

100

000001

0E

005341

00000

0000

101

001

101

000001

0F

0000CB

00000

0000

000

000

011

001011

10

280401

00101

0000

000

010

000

000001

11

103001

00010

0000

011

000

000

000001

12

06B201

00000

1101

011

001

000

000001

13

002414

00000

0000

010

011

000

010100

14

05B201

00000

1011

011

001

000

000001

15

002416

00000

0000

010

011

000

010110

16

01B201

00000

0011

011

001

000

000001

17

002418

00000

0000

010

011

000

011000

18

02B201

00000

0101

011

001

000

000001

19

00241A

00000

0000

010

010

000

011010

1A

021221

00000

0100

001

001

000

100001

1B

005341

00000

0000

101

001

101

000001

1C

10101D

00010

0000

001

000

000

011101

1D

10608C

00010

0000

110

000

010

001100

1E

10601F

00010

0000

110

000

000

011111

1F

101020

00010

0000

001

000

000

100000

20

10608C

00010

0000

110

000

010

001100

21

011222

00000

0010

001

001

000

100010

22

002623

00000

0000

010

011

000

100011

23

003224

00000

0000

011

001

000

100100

24

001425

00000

0000

001

010

000

100101

25

021226

00000

0100

001

001

000

100110

26

011227

00000

0010

001

001

000

100111

27

002616

00000

0000

010

011

000

010110

28

101029

00010

0000

001

000

000

101001

29

00282A

00000

0000

010

100

000

101010

2A

04E22B

00000

1001

110

001

000

101011

2B

04928C

00000

1001

001

001

010

001100

2C

10102D

00010

0000

001

000

000

101101

2D

002C2E

00000

0000

010

110

000

101110

2E

04E22F

00000

1001

110

001

000

101111

2F

04928C

00000

1001

001

001

010

001100

30

001604

00000

0000

001

011

000

000100

31

001606

00000

0000

001

011

000

000110

32

006D48

00000

0000

110

110

101

001000

33

006D4A

00000

0000

110

110

101

001010

34

003401

00000

0000

011

010

000

000001

35

000035

00000

0000

000

000

000

110101

36

006D51

00000

0000

110

110

101

010001

37

0