基于verilog的数字秒表的设计实现.docx
- 文档编号:24876079
- 上传时间:2023-06-02
- 格式:DOCX
- 页数:14
- 大小:100.12KB
基于verilog的数字秒表的设计实现.docx
《基于verilog的数字秒表的设计实现.docx》由会员分享,可在线阅读,更多相关《基于verilog的数字秒表的设计实现.docx(14页珍藏版)》请在冰豆网上搜索。
基于verilog的数字秒表的设计实现
基于verilog的数字秒表的设计实现
《HDL语言应用与设计》
实验报告
基于VerilogHDL数字秒表的设计
班级:
信科13-01班
姓名:
张谊坤
学号:
08133367
教师:
王冠军
基于VerilogHDL数字秒表的设计
一、秒表功能
1.计时范围:
00:
00:
00—59:
59:
99
2.显示工作方式:
八位数码管显示
3.具有暂停和清零的功能
二、实验原理
1.实验设计原理
(1)秒表的逻辑结构较简单,它主要由十进制计数器、六进制计数器、分频器、数据选择器、和显示译码器等组成。
在整个秒表中最
关键的是如何获得一个精确的100HZ计时脉冲,除此之外,整个秒表还需有一个启动信号和一个清零信号,以便秒表能随意停止、启动以及清零复位。
(2)秒表有共有8个输出显示,其中6个显示输出数据,分别为
百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数
器与之相对应;另外两个为间隔符,显示‘-'8个计数器的输出全都为BCD码输出,这样便与同显示译码器连接。
(3)可定义一个24位二进制的寄存器hour用于存放8个计数器的输出,寄存器从高位到低位每连续4位为一组,分别存放百分之一秒、十分之一秒、间隔符、秒、十秒、间隔符、分、十分。
由频率信
号输出端输出频率为100HZ的时钟信号,输入到百分之一秒模块的时钟端elk,百分之一秒模块为100进制的计数器,当计数到“100T时,百分之一秒模块清零,同时十分之一秒模块加1;十分之一秒模
块也为100进制的计数器,当计数到“1001”时,十分之一秒模块清零,同时秒模块加1;以此类推。
直到分模块计数到59进59。
秒表计数单位与对应输出信号
hour[3:
0]
百分之一秒
hour[7:
4]
十分之一秒
hour[11:
8]
秒
Hour[15:
12]
十秒
Hour[19:
16]
分
hour[23:
20]
十分
(4)为了消除按键消抖问题,定义寄存器key-inner来存储按键key的输入信号,key-flag作为启动/暂停的转换标志,key-inner[0]出现一个下降沿时,key-flag取反一次,当key-flag为0时计数器启动,1时计数器暂停,当key-flag为1同时key-inner[1]为9时,计数器清零。
(5)定义18位寄存器eount用于存放分频和扫描用的计数值。
50MHZ的时钟信号500000分频,得到100HZ的时钟信号,而计数器以50MHZ勺时钟信号218分频扫描8个七段译码器。
2.实验原理框图
秒表设计原理框图
三、实验过程
1、秒表总程序:
moduledapeng(clk_50M,dig,seg,ena,key);input[1:
0]key;
inputclk_50M;
output[2:
0]dig;output[7:
0]seg;outputena;//3-8reg[2:
0]dig,count3b;
reg[7:
0]seg;
reg[3:
0]disp_dat;//reg[18:
0]count;
reg[23:
0]hour;
regclk100;
钟信号
regkey_flag;〃
//输入频率为50MHZ的时钟
//数码管位选
//数码管段选译码器使能
定义显示数据寄存器
//定义计数寄存器
定义现在时刻寄存器
//
//50MHZ的时钟信号500000分频,得到100HZ的时
启动/暂停的切换标志
reg[1:
0]key_inner;
assignena=0;
//按键输入缓存
always@(posedgecount[16])
begin
key_inner<二key;
end
always@(negedgekey_inner[0])
begin
key_flag=~key_flag;
end
〃0.01秒信号产生部分,产生100HZ的时钟信号
always@(posedgeclk_50M)
begin
if(count==249999)
begin
clk100<=~clk100;
count<=0;
end
else
count<=count+1'b1;
end
//数码管动态扫描显示部分
always@(posedgecount[10])
begin
count3b=count3b+1;
case(count3b)
3'd7:
disp_dat二hour[3:
0];
3'd6:
disp_dat二hour[7:
4];
3'd5:
disp_dat=4'ha;
3'd4:
disp_dat=hour[11:
8];
3'd3:
disp_dat=hour[15:
12];
3'd2:
disp_dat=4'ha;
3'd1:
disp_dat=hour[19:
16];
3'd0:
disp_dat=hour[23:
20];default:
disp_dat=4'bxxxx;
endcase
dig=count3b;
end
always@(disp_dat)
begin
case(disp_dat)
4'h0:
seg=8'h3f;
4'h1:
seg=8'h06;
4'h2:
seg=8'h5b;
4'h3:
seg=8'h4f;
4'h4:
seg=8'h66;
4'h5:
seg=8'h6d;
4'h6:
seg=8'h7d;
4'h7:
seg=8'h07;
4'h8:
seg=8'h7f;
4'h9:
seg=8'h6f;
4'ha:
seg=8'h40;
default:
seg=8'bxxxxxxxx;
endcase
end
//计时处理部分
always@(posedgeclk100)〃计时处理
begin
if(!
key_inner[1]&&key_flag==1)//判断是否复位键
beginhour=24'h0;
end
elseif(!
key_flag)
begin
hour[3:
0]=hour[3:
0]+1;
if(hour[3:
0]==4'ha)
begin
hour[3:
0]=4'h0;
hour[7:
4]=hour[7:
4]+1;
if(hour[7:
4]==4'ha)
begin
hour[7:
4]=4'h0;
hour[11:
8]=hour[11:
8]+1;if(hour[11:
8]==4'ha)beginhour[11:
8]=4'h0;hour[15:
12]=hour[15:
12]+1;if(hour[15:
12]==4'h6)
beginhour[15:
12]=4'h0;hour[19:
16]=hour[19:
16]+1;if(hour[19:
16]==4'ha)begin
hour[19:
16]=4'h0;hour[23:
20]=hour[23:
20]+1;end
if(hour[23:
20]==4'h6)
hour[23:
20]=4'h0;
end
end
end
end
end
end
endmodule
2.编译调试
编译后结果如下:
□
(Ti*E-
1M►
rNfihf
1
■
iXfaL^EILII即Ha*lE
■-
Fl■■:
■•J'L'i'H 1 FnltrfpcHrM*p-i-fwinr I丿 4 ■ EJ'BBWsrr■«ni■ Ir-WHFr-: ««! lit*M&hr|f|LITfUM-l<]Ebtrr妝皿■ 编译正确,接下来进行硬件测试 3.硬件实现 根据如下各表绑定硬件引脚: 50MHZ晶振与FPGA管脚配置表 信号名称 对应 FPGA管 脚名称 功能说明 50M HZ Pin _L1 50PMHZClock 八位七段数码管接口与FPGA管脚配置表 信号名称 FPGA I/O名称 核心板接口管脚号 功能说明 Seg[0] PinM6 JP128 dispiaSegaw Seg[1] PinM5 JP127 displ-Segb” Seg[2] PinL8 JP126 dispiOy^C” Seg[3] PinJ4 JP125 displayegd” Seg[4] PinH6 JP124 ..7-Segdisplaye Seg[5] PinH5 JP123 disp-ay5gf" Seg[6] PinH4 JP122 ..7-Segdisplayg Seg[7] PinH3 JP120 di;sppla" SEL[0] PinN6 JP131 7-SegCOMport兮etcie SEL[1] PinN4 JP130 SEL[2] PinN3 JP129 按键开关模块接口与FPGA管脚配置表 信号名称 FPGA I/O名称 核心板接口管脚号 功能说明 S[O] PinY18 JP249 ―‘S1- Switch S[1] PinY19 JP247 ‘S2Switch S[2] PinY20 JP245 "ST Switch S[3] PinW20 JP243 "STSwitch S[4] PinY17 JP250 Switch S[5] PinV15 JP248 Switch S[6] PinV14 JP246 "ST Switch S[7] PinU15 JP244 "ST Switch 引脚绑定后如下如图所示: N益丸IT >: MU声上 Mvl HnHw 1~*| [药■鼻: i •J M-'4 u*中 诞 •* ■3 住y ■ ■vwvradr"i" * 1A4NM|W4hd鼻| Ag甘Prrmvq: R»» HZ■Jj4E.*JL如石壬 Jf i iEWI nnjir 电 iawLn4d^U jl 堑上 卫 a.—L¥*i•■'te'Ug 砂 Phrii L,-i-ifeidJil ■2 K.W ]KTL^'i 仔A Z 31Lrb,~ljaiw*J 1 J谱N| I MW 1IWI I ¥ ■JiTOM [hnJ t*lu E_K 1-Z-hME: « ■1 • ■W F・.# 叫j || «-« IWI-ffTlI'rtKlI lia-Adfei Pl PhIm i MJJ l—Lki•出S jn.UajIi ■ htw ■R* 1 W 订■fLkpjdbZI ;E杆卡刮 1> ■n 11rL.'J'dfKJl MaJI Pt*brnr" 绑定完成后编译,无错误后下载测试: 0■・Mt7 硬件测试结果: 上时间清零复位为00-00-00;接着再按一下key[0]键,数码管重新开始计时。 四、实验感悟 经过这次的实验,让我们对VerilogHDL语言掌握程度加深了,对Quartusll这个软件的使用也相对开始来说更加熟悉,经过实验,对课上的知识有了进一步的熟悉。 当然,试验期间也存在许多问题,刚开始写程序时常因VerilogHDL语言的不熟悉,常出现综合错误的问题,有时程序虽然编译没有错误,但下到板子上时,却显示有误,还需要经过多次的调试。 总的来说,只要仔细检查、并经常使用该语言后,就会在很大程度上避免诸如语法错误等非逻辑问题。 在定义寄存器用于计数功能时,最好先赋初值。 对于复杂的逻辑功能的电路实现,可以采用分模块的方法,以便检查程序的正误,而对于功能较简单的电路设计,只需要一个模块,从而避免在模块间连接时出现错误。 对于需要存 放的比较大数据,最好直接采用整型,而不用定义寄存器,从而避免数据溢出。 通过此次的实验,我们还认识到: 写程序时应该养成良好的书写习惯,如在关键处加备注;定义变量、工程名、文件名时应用能“望词生义”的效果;嵌套程序应对齐书写等。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 verilog 数字 秒表 设计 实现
![提示](https://static.bdocx.com/images/bang_tan.gif)