山东省专升本计算机科学与技术专业课大纲资料.docx
- 文档编号:24864760
- 上传时间:2023-06-02
- 格式:DOCX
- 页数:38
- 大小:39.10KB
山东省专升本计算机科学与技术专业课大纲资料.docx
《山东省专升本计算机科学与技术专业课大纲资料.docx》由会员分享,可在线阅读,更多相关《山东省专升本计算机科学与技术专业课大纲资料.docx(38页珍藏版)》请在冰豆网上搜索。
山东省专升本计算机科学与技术专业课大纲资料
操作系统(50分)
第一部分操作系统引论
1.操作系统的设计目标,从三个角度理解操作系统的作用;
2.多道批处理系统的定义、特征、优缺点;分时系统和实时系统的定义及特征;
3.操作系统的定义及操作系统的基本特性;
4.操作系统在处理器管理、存储器管理、设备管理、文件管理方面的基本功能;
5.操作系统提供给用户的三种接口;
6.现代操作系统的特征,微内核定义及基本功能;
7.Dos、Windows、Unix等常见操作系统的基本特性。
第二部分进程管理
1.为什么引入进程,进程的定义及特征;
2.进程的三种基本状态及状态转换,会画进程基本状态转换图;进程与程序的主要区别;
3.进程控制块的基本组成及组织方式;PCB是进程存在的唯一标志;
4.操作系统内核定义,原语的定义,进程控制的四个原语操作的理解;
5.进程同步定义及基本类型,临界资源、临界区的概念;进程同步机制应遵循的四个规则;
6.进程信号量机制的定义及物理意义,信号量在实现进程互斥、进程同步以及描述进程前趋图等方面的应用;三个经典进程同步问题;管程的基本概念;
7.进程通信的三种类型,管道的定义,消息缓冲队列通信机制;
8.线程的基本概念,线程的属性,线程与进程的区别与联系。
第三部分处理机调度与死锁
1.处理基调度的基本类型;高级调度的定义,作业的定义;低级调度的定义及两种调度方式,中级调度的定义;
2.三种类型的调度队列模型;作业周转时间、平均周转时间、带权周转时间的定义;
3.各种调度算法:
先来先服务FCFS、短作业优先、优先权调度算法、高响应比优先调度算法、时间片的轮转调度算法、多级反馈队列调度算法;
4.死锁的定义及产生死锁的原因和四个必要条件;
5.预防死锁的三个方法;安全状态、不安全状态的定义,银行家算法及安全性算法检查避免死锁;死锁的检测及解除死锁,死锁定理。
第四部分存储器管理
1.程序运行的几个步骤,三种程序装入方式和三种程序的链接方式;重定位、静态重定位、动态重定位的定义;
2.连续分配方式:
单一连续分配技术;固定分区;动态分区的定义、分区分配算法、分配与回收过程;可重定位动态分区分配方式;对换;
3.基本分页存储管理方式:
页、块、页表的概念,地址结构;分页存储管理方式的地址变换;快表的定义,具有快表的地址变换过程;
4.基本分段存储管理方式:
分段存储管理方式的优点;分段的逻辑地址、段表;分段的地址变换;分页与分段的主要区别;段页式存储管理方式的实现原理及地址变换过程;
5.虚拟存储器的定义及特征;程序执行的局部性原理;虚拟存储器实现的技术;
6.请求分页存储管理方式:
页表机制,缺页中断机制,地址变换机制;内存分配策略及调页策略;
7.页面置换算法:
OPT算法;FIFO置换算法;LRU置换算法及硬件支持;CLOCK置换算法(NRU算法);LFU算法;
8.请求分段存储管理方式:
段表机制;缺段中断机制;地址变换过程;分段的共享(共享段表);分段保护。
第五部分设备管理
1.I/O设备不同角度的分类;设备控制器的定义、组成、基本功能;I/O通道定义;“瓶颈”问题及解决该问题的有效方法;
2.I/O四种控制方式;中断驱动I/O控制方式的特点;DMA控制器基本组成,DMA控制方式的特点及工作过程;缓冲的引入;
3.设备分配中的数据结构;设备分配时应考虑的因素;设备独立性的概念及好处;逻辑设备名到物理设备名映射的实现;
4.基本设备分配程序;设备分配程序的改进,spooling技术的定义、组成,实现设备的虚拟化;
5.设备驱动程序的功能,设备驱动程序的处理过程;中断处理程序功能、处理过程;
6.磁盘的类型及磁盘访问时间;磁盘调度算法:
FCFS、SSTF、SCAN算法及循环SCAN等算法
第六部分文件管理
1.文件及文件系统的概念;文件的类型划分;文件系统模型结构及文件系统的功能;文件操作;
2.文件的逻辑结构和物理结构的定义;文件逻辑结构的类型;有结构文件的分类及各类文件的特点
3.外存分配方式即文件的物理结构及各类文件的特点;
4.文件控制块、文件目录、索引结点的定义;多级目录结构的优点;
5.三种文件存储空间管理;文件的共享及文件保护方法;
第七部分操作系统接口
1.联机命令接口的构成;联机命令的类型;命令解释程序的作用及工作流程;
2.系统调用的定义及与一般调用的区别;
3.操作系统为用户提供的接口方式。
微机原理与接口技术(50分)
第1部分基础知识
一、发展历史:
1.计算机的发展历史:
电子管计算机、晶体管计算机、集成电路计算机、大规模和超大规模集成电路计算机。
2.微型计算机的发展:
第一阶段(1971~1973)以Intel4004和Intel4040等4位微处理器为基础;
第二阶段(1974~1977)以Intel8080/8085、Zilog公司的Z80及Motorola公司的6800等8位微处理器为基础;
第三阶段(1978~1981)以Intel公司的8086、Motorola的68000和Zilog的Z8000等16位和准32位微处理器为基础;
第四阶段(20世纪80年代)IBM公司推出开放式的IBMPC,采用Intel80x86(当时为8086/8088、80286、80386)微处理器和Microsoft公司的MSDOS操作系统并公布了IBMPC的总线设计;
第五阶段(20世纪90年代开始)RISC(精简指令集计算机)技术的问世。
二、微处理器、微型计算机、微型计算机系统:
1.微处理器:
由运算器、控制器、寄存器阵列组成。
2.微型计算机:
以微处理器为基础,配以内存以及输入输出接口电路和相应的辅助电路而构成的裸机。
微机的分类:
单片机、单板机、个人电脑。
3.微型计算机系统:
由微型计算机配以相应的外围设备及软件而构成的系统。
三、总线:
微机系统中的三种总线:
片总线(元件级总线)、内总线(系统总线)、外总线(通信总线)。
系统总线是CPU、内存、I/O接口之间相互交换信息的公共通路,由数据总线(双向)、地址总线和控制总线组成。
四、计算机中的数据表示:
1.进制转换:
R进制的数向十进制转化:
按位权展开相加。
十进制数转化为R进制数:
整数(除R倒取余)、纯小数(乘R取整)。
二进制与8、16进制:
3位、4位一组对应一位。
2.有符号数的原码、反码、补码及其真值:
3.浮点数的表示:
阶码、尾数;N=2±E×(±S)
4.ASCII码:
美国标准信息交换码,用七位二进制编码来表示一个符号,共有128个符号(27=128)。
5.BCD码:
采用二进制数对每一位十进制数字进行编码的方法来表示一个十进制数,最常用的是8421BCD码,它是用4位有权码。
6.汉字的编码:
也只能采用二进制编码形式,汉字编码标准GB2312-80,包含一、二级汉字6763个,其他符号682个,每个符号都是用14位(两个7位)二进制数进行编码,通常叫做国标码。
新的国标汉字库已包括两万多个汉字和字符。
第2部分8086的汇编语言
一、8086CPU两个独立的功能部件EU与BIU:
执行部件(EU),由通用寄存器、运算器和EU控制系统等组成,EU从BIU的指令队列获得指令并执行;
总线接口部件(BIU),由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成,负责从内存中取指令和取操作数。
二、寄存器及标志位:
14个16位的寄存器。
1.寄存器:
段寄存器CS、DS、ES、SS,通用寄存器AX、BX、CX、DX,堆栈指针SP、基址指针BP、SI.DI.指令指针IP,标志寄存器。
2.标志位:
6个状态标志、3个控制标志。
三、寻址方式:
立即寻址、寄存器寻址、直接寻址、寄存器间接寻址、寄存器相对寻址方式、基址变址寻址方式、相对基址变址寻址方式。
四、8086CPU逻辑地址与物理地址的关系:
1.CPU与存储器交换信息,使用20位物理地址;
2.程序中所涉及的都是16位逻辑地址;
3.物理地址==段基值*16+偏移地址;
4.20条地址线==1M,(00000H~FFFFFH);
5.段起始地址必须能被16整除。
五、指令系统:
数据传送类指令、算术运算类指令、逻辑运算与移位指令、字符串处理指令、控制转移指令、处理器控制指令。
六、伪指令及运算符:
七、汇编语言程序设计:
1、完整程序结构:
2、DOS功能调用:
3、顺序、分支、循环、子程序结构的程序设计:
第3部分8086/8088微处理器
一、8086/8088微处理器的引脚:
1.双列直插式的封装形式,具有40条引脚,采用分时复用的地址/数据总线;
2.8086CPU外部数据总线16位,8088CPU外部数据总线8位;
3.复位(RESET)时CPU内寄存器状态:
PSW(FR)、IP、DS、SS、ES清零,CS置FFFFH,指令队列变空;
4.地址线20位,直接寻址能力1MB;
5.部分主要引脚:
AD0-7/15、A16-19、MN/MX、IO/M(M/IO)、DT/R、RESET、ALE、DEN、RD、WR、READY、NMI、INTR、INTA、HOLD、HLDA、最大模式下的S0-2。
二、最小模式与最大模式及其系统配置:
1、最小方式:
MN/MX接+5V决定了8086工作在最小模式,用于构成小型单处理机系统;支持系统工作的芯片:
时钟发生器8284A、总线锁存器8282或74LS373、总线收发器8286或74LS245;控制信号由8086CPU直接提供。
2、最大方式:
MN/MX接地决定了8086工作在最打大模式,用于构成多处理机和协处理机系统;支持系统工作的芯片:
比最小模式时多了8288总线控制器;控制信号由8288直接提供 。
三、8086/8088微处理器的时序:
1、指令周期、总线周期、时钟周期的概念及其相互关系:
执行一条指令所需要的时间称为指令周期,一个CPU同外部设备和内存储器之间进行信息交换过程所需要的时间称为总线周期,时钟脉冲的重复周期称为时钟周期。
一个指令周期由若干个总线周期组成,一个总线周期又由若干个时钟周期组成。
8086CPU的总线周期至少由4个时钟周期组成,记作T1、T2、T3、T4,此外还有等待状态TW、空闲状态TI。
2、最小/最大模式下的主要总线周期:
存储器读、存储器写、I/O读、I/O写、中断响应、总线保持、系统复位等
第4部分存储器及其接口
一、半导体存储器分类:
1.随机存取存储器,RAM:
(1)静态RAM,SRAM(HM6116,2K*8);
(2)动态RAM,DRAM,需要刷新电路(2164,64K*1)。
2.只读存储器,ROM:
(1)掩膜ROM,不能写入;
(2)PROM,可编程ROM,一次性写入;
(3)EPROM,可擦除可编程ROM(INTEL2732A,4K*8);
(4)EEPROM,电可擦除可编程ROM。
二、半导体存储器的性能指标:
1.存储容量2.存取速度(存取时间,存储周期3.可靠性4.性价比
三、3级存储结构:
CACHE、主存、辅存。
四、实现片选控制的三种方法:
1.全译码2.部分译码(可能会产生地址重叠)3.线选法
地址重叠,即多个地址指向同一存储单元。
五、存储器芯片同CPU连接时应注意的问题:
1.CPU总线的负载能力问题;
2.CPU的时序同存储器芯片的存取速度的配合问题。
六、16位微机系统中,内存储器芯片的奇偶分体:
1.1M字节分成两个512K字节(偶存储体,奇存储体);
2.偶存储体同低8位数据总线(D7~D0)相连接,奇存储体同高8位数据总线(D15~D8)相连接;
3.CPU的地址总线A19~A1同两个存储体中的地址线A18~A0相连接,CPU地址总线的最低位A0和BHE(低电平)用来选存储体;
4.要访问的16位字的低8位字节存放在偶存储体中,称为对准字,访存只需要一个总线周期;要访问的16位字的低8位字节存放在奇存储体中,称为未对准字,访存需要两个总线周期。
5.8088CPU数据总线是8位,若进行字操作,则需要两个总线周期,第一个周期访问低位,第二个周期访问高位
七、存储器的字位扩展,使用74LS138进行地址译码,画出连接图:
CPU为8088或8086。
1.容量计算及各存储器芯片的地址范围;
2.地址线的连接(片内地址,片外地址);
3.数据线的连接;
4.控制线的连接(片选信号CE,写信号WE,输出信号OE等)。
第5部分输入输出及其接口
一、I/O接口、I/O端口:
1.I/O接口:
把外围设备同微型计算机连接起来实现数据传送的控制电路称为“外设接口电路”,即I/O接口。
2.I/O端口:
I/O接口中可以由CPU进行读或写的寄存器被称为“端口”。
通常有三类:
数据端口、状态端口、控制端口。
二、外设接口与CPU的信息传送:
1.外设接口通过微机总线(片总线、内总线、外总线)与CPU连接。
2.CPU同外设通过外设接口传递的信息:
(1)数据信息,包括数字量、模拟量和开关量;
(2)状态信息,表示外设当前所处的工作状态;
(3)控制信息用于控制外设接口的工作。
3.数据信息、状态信息、控制信息都是通过数据总线来传送的
三、I/O端口的编址方式及其特点:
1.独立编址(专用的I/O端口编址):
存储器和I/O端口在两个独立的地址空间中。
(1)优点:
I/O端口的地址码较短,译码电路简单,存储器同I/O端口的操作指令不同,程序比较清晰;存储器和I/O端口的控制结构相互独立,可以分别设计。
(2)缺点:
需要有专用的I/O指令,程序设计的灵活性较差。
(3)8086采用这种,专用输入/输出指令为IN和OUT指令。
2.统一编址(存储器映像编址):
存储器和I/O端口共用统一的地址空间,当一个地址空间分配给I/O端口以后,存储器就不能再占有这一部分的地址空间。
(1)优点:
不需要专用的I/O指令,任何对存储器数据进行操作的指令都可用于I/O端口的数据操作,程序设计比较灵活;由于I/O端口的地址空间是内存空间的一部分,这样,I/O端口的地址空间可大可小,从而使外设的数量几乎不受限制。
(2)缺点:
I/O端口占用了内存空间的一部分,影响了系统的内存容量;访问I/O端口也要同访问内存一样,由于内存地址较长,导致执行时间增加。
四、微机系统中,数据传送的控制方式:
1.程序控制方式:
以CPU为中心,数据传送的控制来自CPU,通过预先编制好的程序实现数据的传送。
其中,程序控制传送方式又分为三种:
(1)无条件传送方式,又称“同步传送方式”,用于外设的定时是固定的而且是已知的场合,外设必须在微处理器限定的指令时间内准备就绪,并完成数据的接收或发送。
(2)查询传送方式,当CPU同外设工作不同步时,为保证数据传送的正确而提出的,CPU必须先对外设进行状态检测,若外设已“准备好”,才进行数据传送。
(3)中断传送方式,解决了“无条件传送方式”和“查询传送方式”只能串行工作的缺点,为了使CPU和外设之间可以并行工作,提出中断传送方式,采用中断方式传送数据时,CPU从启动外设到外设就绪这段时间,仍在执行主程序,当“中断服务程序”执行完毕后,则重新返回主程序。
2.DMA方式:
直接存储器存取访问,不需要CPU干预,也不需要软件介入的高速传送方式,而是由DMAC来控制,如8237。
3.I/O通道方式:
即I/O处理机方式,如8089。
五、DMA方式:
1.DMA操作的基本方法:
(1)周期挪用:
DMA乘存储器空闲时访问存储器,周期挪用不减慢CPU的操作;
(2)周期扩展:
CPU与DMA交替访问存储器,这种方法会使CPU处理速度减慢,一次只能传送一个字节;
(3)CPU停机方式:
CPU等待DMA的操作,这是最常用的DMA方式,由于CPU处于空闲状态,所以会降低CPU的利用率。
2.DMAC及其传送方式:
(1)在DMA传送方式中,对数据传送过程进行控制的硬件称为DMA控制器,即:
DMAC。
(2)DMAC的三种传送方式:
单字节传送方式、成组传送方式、请求传送方式。
3.DMAC的基本功能:
(1)能接收外设的DMA请求信号,并能向外设发出DMA响应信号;
(2)能向CPU发出总线请求信号,当CPU发出总线响应信号后,能接管对总线的控制权,进入DMA方式;
(3)能发出地址信息,对存储器寻址并修改地址指针;
(4)能发出读、写等控制信号,包括存储器访问信号和I/O访问信号;
(5)能决定传送的字节数,并能判断DMA传送是否结束;
(6)能发出DMA结束信号,释放总线,使CPU恢复正常工作。
第6部分中断系统
一、8086的中断源:
:
1.最多可处理256种中断类型,每个中断都有一个中断类型码(0-255),每一个中断类型号都可以与一个中断服务程序相对应。
中断服务程序存放在存储区域内,而中断服务程序的入口地址存在内存储器的中断向量表内。
,
2.分为两类:
(1)外部中断(硬件中断):
不可屏蔽中断NMI、可屏蔽中断INTR;
(2)内部中断(软件中断):
除法错中断。
溢出中断、单步中断、INTN指令中断、
3.8086内部中断的特点:
(1)中断类型码或者包含在指令中,或者是预先规定的
(2)不执行INTA总线周期
(3)除单步中断外,任何内部中断都无法禁止
(4)除单步中断外,任何内部中断的优先级都比任何外部中断的高
二、中断向量表:
1.中断向量表是存放中断服务程序入口地址(即:
中断向量)的表格
2.它存放在存储器的最低端,共1024个字节,每4个字节存放一个中断向量(形成一个单元),一共可存256个中断向量
3.每个单元(4字节)高地址的两个字节存放中断向量的段基值,低地址存放偏移量
4.每个单元(4字节)的最低地址为向量表地址指针,其值为对应的中断类型码乘4
三、中断响应的条件:
1.设置中断请求触发器,发出中断请求信号
2.设置中断屏蔽触发器,当此触发器为“1”时,允许外设的中断请求才能被送出至CPU。
3.CPU处于开中断状态。
4.CPU在现行指令结束之后响应中断。
四、中断响应的过程
1.发出中断响应信号。
2.同时自动关中断,即置中断允许触发器IF为“0”。
3.保存断点。
4.保护现场。
5.输入到中断服务程序逻辑的入口地址。
五、8086/8088中断处理过程
1.将中断类型码乘4,指向中断向量表中的中断处理子程序的入口地址。
2.保存CPU的状态。
3.清除IF和TF的状态标志位。
4.保存原来执行的主程序的中断点。
5.转中断处理子程序入口地址。
6.执行中断处理子程序。
7.返回到被中断了的主程序的断点继续执行。
六、可编程中断控制器8259A:
1.8259A的主要功能:
(1)每一片8259A可管理8级优先权中断源,通过8259A的级联,最多可管理64级优先权的中断源
(2)对任何一级中断源都可单独进行屏蔽,使该级中断请求暂时被挂起,直到取消屏蔽时为止
(3)能向CPU提供可编程的标识码,对于8086CPU来说就是中断类型码
(4)具有5种中断优先权管理方式:
完全嵌套方式、自动循环方式、特殊循环方式、特殊屏蔽方式、查询排序方式
2.8259A的结构:
由8个基本组成部分
(1)IRR,8位中断请求寄存器,用来存放从外设来的中断请求信号IR0~IR7
(2)IMR,8位中断屏蔽寄存器,用来存放CPU送来的屏蔽信号
(3)ISR,8位中断服务寄存器,用来记忆正在处理中的中断级别
(4)PR,优先级判别器,也称优先级分析器
(5)控制逻辑
(6)数据总线缓冲器
(7)读/写逻辑
(8)级联缓冲器/比较器其中,IRR、IMR、ISR、PR和控制逻辑五个部分是实现中断优先管理的核心部件
3.8259A的中断结束方式:
(1)EOI命令方式:
又分为两种,普通EOI命令、特殊EOI命令
(2)自动EOI方式:
4.8259A的中断工作顺序:
(1)当它的一条或多条中断请求线(IR7~IR0)变为高电平时,它就使中断请求锁存器IRR相应的位置1。
(2)8259A分析这些请求,它就向CPU发出高电平有效信号INT,请求中断服务。
(3)当前一条指令执行完毕,且IF=1时,CPU响应中断请求,进入中断响应总线周期。
(4)8259A接到来自CPU的第一个脉冲,把允许中断的最高优先级请求位,置入服务寄存器ISR,并把IRR中对应的位清零。
(5)CPU在第二个总线周期,再次发出一个脉冲,8259A接到第二个脉冲,送出中断类型码,CPU读取该类型码。
第二个中断响应周期,总线封锁撤销。
5.8259A的中断级联方式:
(1)缓冲方式:
8259A通过总线驱动器和数据总线相连,这就是缓冲方式。
(2)非缓冲方式:
当系统中只有单片8259A时,一般将它直接与数据总线相连。
6.8259A的命令字:
初始化命令字ICW1-4、操作命令字OCW1-3、
第7部分可编程接口芯片
一、简单I/O接口芯片和可编程I/O接口芯片的异同处:
1.相同点:
都可实现CPU与外设间的数据传送,都具有暂存信息的数据缓冲器或锁存器。
2.不同点:
(1)简单接口芯片功能单一;
(2)可编程接口芯片具有多种工作方式,可用程序来改变其基本功能。
二、简单I/O接口芯片:
74LS373锁存器、74LS244缓冲器、74LS245数据收发器。
三、可编程并行接口芯片8255A:
1.结构:
三个8位端口,即PA口、PB口、PC口,端口地址A1A0
2.工作方式:
(1)方式0----基本输入/输出,输出锁存,
(2)方式1----单向选通输入/输出,输入输出均锁存,仅限于A、B口,C口用来提供相关联络信号
(3)方式2----双向选通输入/输出,输入输出均锁存,仅限于A口使用,C口提供联络信号。
其中,联络信号的作用:
(1)STB(低电平):
输入选通信号
(2)IBF:
输入缓冲器满信号
(3)OBF(低电平):
输出缓冲器满信号(4)ACK(低电平):
输出时响应信号
(5)INTR:
中断请求信号(6)INTE:
中断允许信号
(7)INTE1:
方式2,由PC6置/复位(8)INTE2:
方式2,由PC4置/复位
3.初始化的两种控制命令字:
方式选择控制字(D7=1)、C口按位置/复位控制字(D7=0)。
4.8255的应用:
连接图、初始化编程及数据传送编程。
5.并行接口的点阵式打印机遵从CONTRONICS并行标准,为36芯连接口,其中的部分主要信号有:
(1)STB(低电平):
数据选通信号,由主机送往打印机
(2)ACK(低电平):
响应信号,向主机发出的回答信号(3)BUSY:
忙信号,由打印机送主机;其中,造成“忙”的原因有:
(1)打印数据缓冲器已满、
(2)正在打印、(3)打印机处于脱机状态、(4)打印机有故障
四、可编程定时器/计数器8253-5:
端口地址A1A0
1.8253-5具有三个独立的16位减法计数器,三个计数器中每一个都有三条信号线:
(1)CLK----计数输入,用于输入定时基准脉冲或计数脉冲
(2)OUT----输出信号,以相应的电平指示计数的完成,或输出脉冲波形
(3)GATE----选通输入,用于启动或禁止计数器的操作
2.每个计数器都有三个寄存器:
(1)控制寄存器
(2)计数初值寄存器(3)减1计数寄存器
3.8
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 山东省 计算机科学 技术 专业课 大纲 资料