A3941中文资料.docx

A3941中文资料.docx

《A3941中文资料.docx》由会员分享，可在线阅读，更多相关《A3941中文资料.docx（28页珍藏版）》请在冰豆网上搜索。

A3941中文资料

A3941中文资料

A3941汽车应用的全桥MOSFET驱动器

特性与优势

•全桥N-MOSFET大电流驱动

•高端和低端PWM开关

•电荷泵用于低电压源应用

•TOP-OFF电荷泵实现100%PWM

•可调死区时间用于横向传导保护

•5.5至50V电压范围

•内部包括5V基准电压

•诊断输出

•低功耗睡眠模式

简述

A3941是一个能够驱动外部N沟道MOSFET的全桥驱动器，特别适用于汽车应用的大感性负载，如刷式DC马达。

独特的电荷泵能够在电源低至7V时满幅（>10V）驱动门极，甚至在5.5V时仍可以进行简单驱动。

引导（bootstrap）电容能够提供高于电源的电压来驱动N-MOSFET。

内部的电荷泵用于高端的驱动并允许DC（100%占空比）操作。

用二极管或同步整流可以实现快速和慢速衰减模式的全桥驱动。

慢速衰减模式时，反向电流通过高端或低端FET。

同时FET受到电阻调节的死区击穿保护。

内部的诊断电路能够指出欠压、超温、桥故障和可配置的多功能MOSFET保护。

功能描述

A3941是一种全桥MOSFET前置驱动器，单7至50V工作电源。

内部包含一个5V逻辑电压源。

4个高电流门驱动器有能力驱动宽范围的N-MOSFET，它们被配置成2个高端驱动器和2个低端驱动器。

A3941包含必要的电路确保在电源低至7V时，FET的高端和低端（G-S）门极电压同时高于10V。

假如电压跌落，在5.5V时仍能保证正确的功能，但是会降低门极的驱动电压。

A3941可以被MCU输出的单路PWM信号驱动，并可被配置为快速或慢速衰减模式。

快速衰减可以提供4象限电机控制，而慢速衰减适合2象限地电机控制或者简单感性负载。

慢速衰减模式时，反向电流穿过高端或者低端MOSFET。

任何情况下，同步整流可以提高桥的效率。

外部桥击穿能够被可调死区避免。

低功耗睡眠模式允许A3941、桥和负载连接到车的电源上而不必外加电源开关。

A3941包括一些保护功能：

欠压、超温和桥故障。

故障状态可以被MCU感知，它有2个故障输出端，FF1和FF2，可以提供给外部。

电源

单电源有必要通过一个反压保护电路连接到VBB引脚。

电源需要连接一个陶瓷电容至GND滤波。

VBB电压在7至50V范围内A3941能够进行标准参数的运转，电压低至5.5V时能保证正确的功能。

因此它能在复杂的车载（电源）环境下使用。

V5脚：

内部是一个电压源，用于低电流的外部上拉电阻应用。

同时，这个电压源也用于内部逻辑电路，所以用一个至少100nF的电容连接至GND滤波。

它在RESET为低时是禁用的。

门驱动器

A3941设计用于驱动外部的、低导通电阻的N-MOSFET。

瞬时它能提供较大的电流用于充电或放电外部FET的门极电容，从而来减少外部FET在开关期间的消耗。

充、放电的速度可以被连接在FET门极的外部电阻按系数控制。

门驱动电压调整器：

内部调整器能够驱动门极并限制其提供的最大电压。

当VBB电源超过16V，调整器相当于简单的线性调整器。

当低于16V时，电压由起动转换电荷泵维持，同时需要在CP1和CP2引脚间连接一个泵电容。

电容最小值为220nF，典型值为470nF。

调整器电压标称为13V，可以在VREG脚测试到。

一个足够大容量的储能电容需要连接到VREG脚，用来提供低端驱动和引导电容的瞬时电流。

TOP-OFF电荷泵:

附加的TOP-OFF电荷泵用来供给每一相供电。

电荷泵允许维持不确定的外部FET的高端门驱动电压，确保实现100%PWM驱动。

它属于低电流电荷泵，仅作用在高端FET开启时。

浮动的高端驱动需要一个较小的偏置电流（<20uA）维持高电压输出。

没有TOP-OFF电荷泵时，偏置电流将通过Cx脚从引导电容汲取。

电荷泵供给足够的电流确保引导电压，从而使G-S电压维持在必要的水平。

注意作用于高端门的初始开启的必要的电荷总是来自于引导电容。

如果引导电容已经放电，TOP-OFF电荷泵不能提供足够的电流允许FET开启。

一些应用中，桥的每个FET都有一个安全电阻连接在门极和源极之间。

当高端FET保持导通时，电流同时供给这个电阻（RGSH）和高端驱动，所以TOP-OFF电荷泵出现了一个静态的负载。

最小的电阻值应参照电气参数表中的电荷泵供应电流。

GLA和GLB引脚:

这俩脚是外部N-MOSFET的低端门驱动输出。

门驱动输出和FET门之间的电阻可以用于控制转变速度，提供一些SA和SB输出的di/dt和dv/dt控制。

GLx变成高电平开启驱动的上一半，从外部电桥提供源电流到低端FET使其开启。

GLx变成低电平开启驱动的下一半，从LSS脚提供灌电流到外部FET使其关闭。

SA和SB引脚:

直接连接到马达，这俩连接感应负载两端的电压变化。

同时连接到引导电容的负端，作为浮动的高端驱动的负电源。

高端门的电荷通过这个连接放电，因此应使用较低的阻抗电路连接至FET桥。

GHA和GHB引脚:

这俩脚是外部N-MOSFET的高端门驱动输出。

门驱动输出和FET门之间的电阻可以用于控制转变速度，提供一些SA和SB输出的di/dt和dv/dt控制。

GHx变成高电平开启驱动的上一半，从外部电桥提供源电流到低端FET使其开启。

GHx变成低电平开启驱动的下一半，从相应的Sx脚提供灌电流到外部FET使其关闭。

CA和CB引脚:

这俩脚是用于高端门驱动所连接的引导电容和正向电源的。

当Sx脚输出低电压时，引导电容能够充电接近VERG。

当Sx脚输出高电压时，引导电容使相应的Cx端提高电压至高端FET门的开启电压。

LSS引脚:

这个是FET门的电荷的低端返回通道。

应该直接连接到外部FET的低端电源并使用独立的低阻抗通道。

RDEAD引脚:

这个脚在FET开关时控制内部产生的死区时间。

•当RDEAD和AGND间的电阻值大于3千欧时门电路就能够防止横向传导，这个受控的时间叫死区，指的是FET关闭和其互补的FET开启之间的时间。

死区的时间受控于那个电阻值。

•当RDEAD直接连接至V5脚时，门电路能够防止横向传导。

这时，死区时间的典型值为6us。

逻辑控制输入

门驱动器包括4个低电压的逻辑输入。

这些逻辑输入都具有降低噪声的500mV滞后。

它们一起作用于高端和低端的快速衰减或慢速衰减。

它们同样控制刹车、滑行和睡眠模式，定义的详情看看table1和2。

PWMH和PWML引脚：

这些输入可以用于控制电桥的电流。

PWMH控制高端电流，PWML控制低端电流。

快速衰减模式时同时使用它们控制电桥。

详见table2。

•置低PWMH可以关闭有效的高端驱动器。

这样可以进行高端慢速衰减模式PWM控制。

•置低PWML可以关闭有效的低端驱动器。

这样可以进行高端慢速衰减模式PWM控制。

•PWMH和PWML可以并联在一起使用单PWM信号。

这样可以进行快速衰减模式PWM控制。

PHASE引脚：

它的状态决定着负载电流的方向（见table1）。

必要时，它也可以用于4象限控制（快速衰减同步整流）的PWM输入（见table2）。

SR引脚：

用于允许或禁止同步整流。

SR置高时，允许同步整流。

当PWM关闭阶段时（任意或全部的PWMH和PWML置低时），已经关闭的MOSFET互补对应的那个MOSFET被同步整流开启。

这样确保电流经过较低阻抗的MOSFET，而且要好于经过体二极管。

SR置低时，同步整流被禁止。

这种状态下，应降低MOSFET的开关频率，减少A3941的功耗。

负载感应电流通过高阻抗的MOSFET体二极管，在电桥上消耗了较大的功率。

RESET引脚：

低有效输入，使能时A3941进入睡眠模式。

当RESET持续低时，电压调整器和内部电路禁用。

完全进入睡眠模式之前，调整器退耦和储能电容放电需要一定的延时。

视应用的情况和具体参数，典型的需要几毫秒时间。

睡眠模式时，VBB的电能消耗降至最低。

相应的，锁存状态和故障标志被清除。

A3941唤醒时，保护逻辑确保门驱动输出关闭直到电荷泵达到正常的状态。

正常情况下，电荷泵需要3ms达到稳定状态。

RESET也可以用于清除锁存的故障状态而不进入睡眠模式。

得这么干，置低RESET少于复位脉冲时间tRES。

这样可以清除所有禁止输出的锁存状态，比如短路保护或者引导电容电压过低。

注意：

A3941可以配置成没有外部逻辑输入的启动。

这么干时，将RESET脚接一个上拉电阻到VBB。

这个电阻的值应在20~33千欧。

滑行和刹车模式

要进入滑行模式，电桥的所有的MOSFET都要关闭，PWMH和PWML应保持低电平，同时SR应置低。

使得所有的门驱动都输出低。

刹车是通过电桥给负载提供一个短路的通道实现的，使得负载的反电动势产生一个刹车扭矩。

刹车状态需要联合控制PWMH、PWML和SR。

例如，保持PWML和SR高，PWMH低，开启所有低端FET短路负载。

这个短路通道可以同时使正转或反转的马达刹车。

另一个例子，保持SR低，当PWML为高时置PWMH为低，使一个低端的FET使能，刹车电流将通过对应的低端FET的体二极管。

这时只能进行一个方向的刹车，因为二极管不允许反转的马达电流通过。

同样，交换PWMH和PWML的状态可以使刹车电流可以通过高端开关。

诊断器

A3941内嵌一些诊断功能能够反应故障的状态，对防止永久的损害来说也是必须的。

增加系统故障判断如欠压、超温，监视每个FET的D-G极电压，提供短路保护。

诊断控制引脚

VDSTH引脚：

外部FET的故障是由测量D-S极电压（VDS）实现的，比较每个活跃的FET应用的极限电压和VDSTH输入电压（VDSTH）。

为了避免在开关瞬间产生错误的故障判断，进行比较时有一个内部消隐的延时。

如果VDSTH引脚的输入电压大于失效的极限电压（VDSDIS）,FET的短路保护将失效。

VDRAIN引脚：

这个低电流传感输入端来至外部电桥的顶部。

这个输入允许精确的测量高端FET的消耗电压。

电桥FET的正端公共点应该直接连接到电源正极点。

VDRAIN脚的输入电流和VDSTH脚电压的比例公式为：

I为输入VDRAIN的电流，单位uA,V为VDSTH的电压，单位V。

FF1和FF2引脚：

这俩时开路输出的故障标志，通过它们的状态能够指出故障现象，见table3。

如果同时有2个以上的故障发生，输出的故障状态为所有故障状态的逻辑或。

故障状态

超温：

如果结温超过极限温度，典型165℃，A3941将进入超温故障状态，FF1将输出高。

超温状态和FF1在温度降低至定义的TJF-TJFHYS时将被清除。

超温时，所有电路都被禁用，外部控制电路将限制任何形式的电源消耗，防止高温损坏A3941芯片和不确定的操作。

VREG欠压：

VREG供给低端门驱动和引导电容电流。

应确保其在输出前电压足够高。

如果VERG电压（VREG）跌落到其极限锁死电压（VREGUVoff），A3941将进入VERG欠压故障状态。

这种故障状态时，FF1和FF2将输出高，驱动输出将被禁止。

VREG上升到VERG极限解锁电压（VREGUVon）时，故障状态和故障输出将被清除。

欠压监控电路在上电时启动，A3941将保持欠压故障状态直到VERG提高到极限解锁电压（VREGUVon）。

引导电容欠压：

A3941分别监控每个引导电容的电压，确保它们充电到足以提供高端驱动的脉冲电流。

在高端驱动启动前，引导电容的并联电压必须高于开启限制电压。

如果电压不够高，A3941将激活对应的低端驱动来开始一个引导充电周期。

通常，将会在几毫秒内使引导电容电压高于开启电压，然后可以对高端进行驱动。

高端驱动开启时将持续监控引导电压，如果电压跌落到关闭电压，将重新开始一个充电周期。

另外，当有些故障影响引导电容充电时，充电周期将溢出，故障标志（欠压）被置位，输出被禁止。

引导欠压故障状态直到RESET置低后被清除。

V5欠压：

逻辑电源整流器电压V5的输出也被监控，以确保正确的逻辑功能。

如果V5电压跌落到低于V5欠压极限锁定电压（V5Uoff），A3941将进入V5欠压故障状态。

这时，FF1和FF2将输出高，驱动输出被禁止。

还有，应为此时其它故障状态无法确认，所有的故障状态和标志都被复位并且被V5欠压故障状态替代。

例如，V5欠压将复位外部短路故障并替代为V5欠压故障。

V5欠压故障状态和标志将在V5电压上升到欠压锁定极限电压（定义为V5Uoff+V5UVhys）以上后清除。

上电后，V5欠压监控电路便开始工作，而且故障状态一致持续到电压恢复正常。

短路故障保护：

电桥的短路是通过监视D-S极电压（VDS）实现,即比较每个工作的FET和VDSTH脚的故障极限电压。

因为MOSFET在达到标称的内阻前会经过一段时间，导致在每相开关时，VDS将报告一个故障。

为了避免这样的短期的错误报告，比较器输出状态在以下2种条件下无效：

•外部FET关闭时

•FET开启后的一段时间，参照故障空闲时间

当FET开启后，故障空闲时间过后，如果VDS超过VDSTH一段时间，将监测到短路故障。

故障状态被锁存，FET输出被禁止直到复位。

实际应用时，如果没必要进行短路保护，可以通过将VDSTH连接到V5或者高于VDSDIS的电压来禁止这个功能。

这样可以完全禁止VDS监测电路，不能通过故障标志来监测到任何情况的短路故障。

A3941不再提供对外部FET的保护。

对电源短路：

当VDSTH低于极限禁止电压（VDSDIS）时,通过适当的Sx脚和LSS脚可以监测到每一相的低端FET导通电压，发现任何一相马达连接到VBB或电源的短路。

VDS将被不断的与VDSTH电压比较。

在FET没有开启时，比较的结果将无效。

并且在FET开启之后的故障空闲时间内同样无效。

如果比较结果有效，FF2将置高来指示故障。

对地短路：

当VDSTH低于极限禁止电压（VDSDIS）时,通过适当的Sx脚和VDRAIN电压可以监测到每一相的高端FET导通电压，发现任何一相马达连接到地的短路。

VDS将被不断的与VDSTH电压比较。

在FET没有开启时，比较的结果将无效。

并且在FET开启之后的故障空闲时间内同样无效。

如果比较结果有效，FF2将置高来指示故障。

负载短路：

对地短路和对电源短路电路也可以检测到马达绕组短路。

多数情况下，绕组短路在高端和低端同时检恻到短路时被检测到。

有时，相关的阻抗导致只有一种故障被检测到。

应用说明

PWM控制

A3941提供2个PWM控制信号，1个电流方向控制信号和1个同步整流控制信号。

这些信号能够实现多种原理的全桥控制。

6要素的基本原理见table2，以下是详细描述。

慢速衰减模式：

这个是最简单普遍的控制方式。

Figure1A描述了当PWML和PHASE置高SR置低时，PWMH输入信号时，负载电流在桥中的通道。

高端MOSFET在电流衰减时间（PWMoff-time）内关闭，反向再生电流通过低端MOSFET。

通常涉及到高端浪涌电流和高端PWM。

再生电流通过已经关闭的高端MOSFET的互补的低端MOSFET的体二极管。

Figure1B描述了改良的同步整流方式，在PWM衰减时间内开启其互补的低端MOSFET短路掉体二极管，需要将SR置高来实现。

通过输入PWM信号到PWML替代PWMH，低端MOSFET在PWM衰减时间内关闭，再生电流通过高端MOSFET,见Figure1C。

在以上的3种慢速衰减模式配置中，平均的负载电流方向可以通过将PHASE脚置低实现反转。

参照table2，当PHSAE置高时，平均电流从A相（SA）流至B相（SB）。

当PHASE置低时，方向是从B到A。

快速衰减模式：

虽然慢速模式足可以多数简单的系统的负载电流，但有时电流的稳定性会受到影响，比如负载的反向EMF。

这时，典型的激励配置和伺服系统需要使用快速衰减模式连续的控制负载电流。

A3941可以配置快速衰减模式为二极管再生模式和同步整流模式。

二极管再生的快速衰减模式时，一个PWM信号同时输入到PWMH和PWML，同时SR禁用（见figure2A）。

因为再生电流通过MOSFET的体二极管，平均负载电流无法反向，像实现慢速模式一样，需要保持PHASE输入来改变负载电流方向。

尽管用二极管整流能够提供比慢速衰减模式更高级的电流控制，但仍不能为4象限伺服系统提供足够且必须的控制。

可能只有用同步整流实现快速衰减才行。

为PHASE输入PWM信号，置高PWMH、PWML和SR（figure2B），可以用单PWM控制2个方向的负载电流。

因为桥中的4个MOSFET全部改变状态，可以任意改变负载电流的方向。

结果是：

当PWM占空比小于50%时，平均电流由B到A；当大于50%时，电流由A到B；恰好50%时，平均电流为0。

这样就可以产生任意的电动势电压，比如一个旋转电机，可以任意控制方向和扭矩。

同步整流：

同步整流用于较少外部MOSFET的功耗。

A3941可以在PWM衰减周期内开启适当的高端或低端驱动器来控制再生电流。

衰减时间内，同步整流允许电流选择MOSFET，而不是体二极管。

体二极管仅在死区时间内的PWM转换时有效。

死区时间

为了防止每相FET电桥出现短路，在高端或低端关闭和其互补的FET开启之间需要一个死区时间延时，tDEAD。

当一对互补的高端和低端FET同时开关时，就可能会出现短路的情况；例如，在引导电容充电周期后使用同步整流。

A3941每一相的死区时间都通过一个单独连接在RDEAD和AGND之间的死区时间电阻（RDEAD）设置。

当RDEAD的值在3kΩ到240kΩ之间，25℃时tDEAD值可以近似如下：

RDEAD的单位为kΩ。

Figure3描述了RDEAD的值在6kΩ到60kΩ之间的精确值。

可以通过如下公式估算IDEAD电流：

死区时间最长典型为6uS，需要将RDEAD直接连到V5上。

死区时间由所选的FET和外部门阻抗的精确参数决定。

死区时间需要足够长，确保每相上FET在其互补的FET开启前已经关闭。

这需要详细计算FET的门电容、阻抗和A3941的内部导通电阻的公差及变化。

死区时间作用于执行关闭指令的FET之后的tDEAD时间内其互补的获得开启命令后的FET。

当一相驱动的一端永远关闭时，例如在慢速衰减时的二极管整流，死区时间不会出现。

这时，门驱动将在输入置高后的固定的传播延迟内开启。

（参见门驱动时序）。

故障空闲时间

为了避免虚假的短路故障，VDS监视器的输出在每个FET关闭然后开启的一段时间内被忽略。

这段时间就是故障空闲时间。

其长度等于死区时间tDEAD加上额外的监视器延时补偿时间。

额外补偿时间典型为300到600ns。

刹车

A3941可以完成动力刹车，无论是通过迫使所有的低端FET开启和高端FET关闭（SR=1,PWMH=0,PWML=1）或者相反的迫使所有的低端FET关闭和高端FET开启（SR=1,PWMH=1,PWML=0）。

这样能有效的短路电枢电动势并且制动扭矩。

制动时，负载电流估算如下：

VBEMF为马达产生的电压，RL为线圈绕组。

必须要确保刹车时不要使FET过载。

动力刹车等效于慢速衰减模式的同步整流。

引导电容选择

必须恰当的选择引导电容（CBOOTx）的参数确保A3941的正确操作。

如果容量太大，会在电容充电时浪费时间，导致最大的占空比和PWM频率受到限制。

如果容量太小，会在CBOOTx到FET门转移电荷时产生大的电压跌落。

要保持小的电压跌落，引导电容的电荷量QBOOT应大于FET门的电荷需求量。

有个合理的常数20，下面的公式可以用于计算CBOOT:

因此

VBOOT为启动电容的端电压。

FET开启时引导电容两端的电压差ΔV可以估算如下：

参数为20时，ΔV约为VBOOT的5%。

引导电容两端的最大电压出现在无操作的情况下，大小为VREG（max）。

然而，在一些情况下电压将达到18V，就是Cx和Sx脚之间的稳压二极管的钳位电压。

通常，合适的陶瓷电容可以限制工作电压到16V。

引导充电

运行良好时应确保在高端PWM周期请求开始前高端启动电容已完成充电。

给电容充电所需的时间tCHARGE（us），可以估算如下：

这里CBOOT是引导电容的值，单位nF，ΔV为引导电容需要的电压。

上电后，如果驱动器关闭较长的时间后，引导电容就会完全放电。

这时ΔV为全部高端的驱动电压，12V。

否则，ΔV等于充电传送的电压跌落值，不大于400mV。

只要Sx脚拉低电容就会充电，电流从VREG经过内部引导二极管电路到CBOOT。

引导充电管理

A3941提供自动引导电容充电管理。

每项的引导电容的电压被不断地校正，确保其高于充电最低极限电压，VBOOTUV。

如果引导电容的电压低于这个极限值，A3941将开启必须的低端FET，并持续充电直到引导电容超过最低极限电压和滞后电压，VBOOTUV+VBOOTUVhys。

最小充电时间典型为7us，但是在引导电容的值很大时（>1000nF）会延长。

如果启动电容电压没有达到极限电压超过大约200us，低压故障将被置位。

VREG电容选择

内部电压基准，VREG，提供低端门驱动电流和引导电容的充电电流。

当低端FET开启时，门驱动电路提供必要的较大瞬时电流到门，得以尽快的开启FET。

这个几百毫安的电流不能由输出受限的VREG整流器提供，必须由连接到VREG的外部电容提供。

高端FET的开启电流和低端FET的接近，但是主要由引导电容提供。

然而，引导电容需通过VREG整流器输出进行再充电。

不利的情况是，在低端开启之后，会发生很短时间的引导再充电。

这意味着连接在VREG和AGND之间的电容的值应该足够大，以减少低端FET开启和引导电容再充电联合导致的VREG电压短暂的跌落。

合理的值应为20xCBOOT。

最大工作电压总是小于VREG,所以电容耐压可以低于15V。

这个电容要尽量贴近VREG脚放置。

电源退耦

因为这属于开关电路，开关动作的节点处所有的电源都会产生电流毛刺。

像所有类似的电路一样，电源连接处需要一个滤波的陶瓷电容并接在电源引脚和地之间，典型值100nF。

这些电容要尽量贴近VBB、V5和GND脚放置。

电源消耗

应用中往往希望能在高温环境下工作，芯片的电源消耗将是关键因素。

小心注意确保工作的条件允许A3941保持在安全的联结温度内。

A3941的电源功耗可以估算如下：

若

则

N为PWM周期中FET的开关数量，

N=1表示慢速衰减模式的二极管整流，N=2表示慢速衰减模式的同步整流或快速衰减模式的二极管整流，N=4表示快速衰减模式的同步整流。

印制板建议

高频电路、快速的开关电路和大电流电路必须仔细的考虑PCB规划。

下面是对这些考虑的建议：

•A3941的地、GND和外部的FET的大电流返回端应分别的连接到电源滤波电容的负端。

这样可以减小驱动器的逻辑和模拟噪声。

•外部裸露的焊盘应连接到GND脚，即控制电源地（见figure4）。

•外部FET的源极和漏极的接线端应使用短而宽的铜导线以减少感生电容。

这些接线端包括电机连接线、输入电源母线和低端FET的源极公共端。

这将减少大负载开关电路的电压感应。

•在FET的源极和漏极间并接一个100nF的陶瓷退耦电容可以限制由线路感应产生的快速短暂的电压毛刺。

•确保门的放电回路连接到Sx和LSS尽量短。

这些线路上的任何电感将在A3941相应的引脚上产生超过极限指标的负的跳变。

如果可能出现这种情况，应使用钳位二极管连接到GND以限制反向偏置电压。

•像RDEAD和VDSTH这样敏感的连接，具有很小的地电流，需要独立连接到纯净的地（见figure4），尽量靠近GND脚。

这些敏感部分不应直接连接到电源公共端或者公共的地层上。

必须直接连接到GND引脚上。

•VBB、VREG和V5的电源退耦应连接到控制电源地，即独立贴近连接到GND引脚。

退耦电容应贴近相关的电源引脚。

•如果印制板的空间受