工学数字电子技术讲义印刷.docx

工学数字电子技术讲义印刷.docx

《工学数字电子技术讲义印刷.docx》由会员分享，可在线阅读，更多相关《工学数字电子技术讲义印刷.docx（42页珍藏版）》请在冰豆网上搜索。

工学数字电子技术讲义印刷

目录

一晶体二极管、三极管开关特性实验1

及如何用它们构成限幅器与箝位器1

二TTL集成逻辑门的测试和使用4

三CMOS集成逻辑门的逻辑功能与参数测试6

四集电极开路（OC）逻辑门电路的应用7

五集成逻辑电路的连接和驱动8

六组合逻辑电路实验10

七组合逻辑电路的设计与测试13

八BCD码/七段码译码器及七段码管的应用14

九集成触发器及其应用16

十计数器及其应用19

十一移位寄存器实验20

十二自激多谐振荡器实验22

十三单稳态触发器与施密特触发器24

——脉冲延时电路与波形整形电路24

十四555时基电路及其原理26

十五二——十进制全加器实验28

十六A/D，D/A转换实验29

十七数值比较器实验32

一晶体二极管、三极管开关特性实验

及如何用它们构成限幅器与箝位器

一、实验目的

1.观测晶体二极管、三极管的开关特性，并认识到电路参数的改变对晶体管开关特性的影响。

2.了解晶体管限幅器和箝位器的基本工作原理。

二、实验设备

1．TX053325双路直流稳压电源

2．TX083319电源板±15V，+5V

3．双踪示波器

4．TX053129多功能信号发生器

5．TX053118直流电压表

6．TX083301电子学综合实验板1

7．TX083302电子学综合实验板2

三、

实验内容

1．二极管反向恢复时间的观察

如图1-1，其中E为偏置电压，其值0-2V可调，Vi为f=1KHz，幅度Vm=4V的正弦波，先将E调至E=0V，用双踪示波器观察并记录Vi和Vo的波形，将看到的Vi、Vo波形记录于表1-1中。

改变E值，使E=2V，观察Vi和VO的波形，读出存储时间tS和下降时间tf的值，分析一下ts、tf的变化规律，并将结果记录于表1-1中。

表1-1

E（V）

Vi（t）波形

VO（t）波形

0

2

2．三极管开关特性的观察。

具体实验电路参见图1-2，Vi为Vm=2V，f=1KHz的方波。

（1）将Vi为Vm=2V，f=1KHz的方波送入三极管开关电路，用示波器观测Vo的波形。

（2）在输出端并接一个负载电阻RL=1K，用示波器观测VO的波形，将其记录于表1-2中。

（3）将输出端的负载电阻RL去掉，如图1-2。

接入一只限幅二极管2APG，用示波器观测VO的波形，将其记录于表1-2中。

（4）将三极管9013的基极b接入如图1-2所示的EB，使EB=-4V，用示波器观测VO的波形。

表1-2

VO（t）波形

RL

2AP9

3．二极管限幅器。

按图1-3，用连接导线连接成此二极管限幅器实验电路。

Vi为f=1KHz，Vpp=4V的正弦波，分别使E=2V、1V、0V、-1V，用示波器观测对应于如上E电压值时的VO波形，将其记入表1-3中。

表1-3

E（V）

2

1

0

-1

VO（t）波型

4．二极管箝位器。

按图1-4，用连接导线连接成此二极管箝位器实验电路。

Vi为f=1KHz，Vpp=4V的方波，分别使E=1V，0V，-1V，-3V，用示波器观测对应于如上E电压值时的VO波形，将其记入表1-4中。

表1-4

E（V）

1

0

-1

-3

VO（t）波型

5．三极管限幅器。

按图1-5，用连接导线连接成此三极管限幅器实验电路。

Vi为f=1KHz，VPP分别为1V，2V，3V，4V，5V的方波，用示波器观测对应于不同Vpp值时的VO波形变化。

将其记入表1-5中。

表1-5

VPP（V）

1

2

3

4

-3

VO（t）波型

二TTL集成逻辑门的测试和使用

一.实验目的

1.掌握TTL集成与非门电路的逻辑功能和主要参数的测试方法。

2.学会如何使用TTL集成门电路。

3.进一步熟悉数字实验模块的结构，基本功能和使用方法。

二.实验设备

1.TX083319电源板+5V

2.TX083309与、与非门实验板

3.TX083301电子学综合实验板Ⅰ

4.TX083307与或非、与或电平输出实验板

5.TX053118直流电压表

6.TX053119直流电流表

三.

实验内容

1.验证TTL集成与非门电路74LS00的逻辑功能。

门的两个输入端接与或非、与或电平输出实验板的输出插口，以提供“0”“1”电平信号。

门的输出端接0-1电平指示器，LED亮时为逻辑“1”，反之为逻辑“0”。

将表2-1的输出真值完成，然后，逐个测试集成块中四个与非门的逻辑功能。

图2-1给出74LS00中一个与、非门的管脚图供实验时参考，其余管脚请查阅TTL手册。

表2-1

输入A·B

00

01

10

11

输出

2.74LS00主要参数的测试

（1）分别按图2-2，图2-3，图2-4接线，将测试结果记入表2-2。

图2-2：

TTL与非门静态参数的测试

图2-2a：

测低电平输出时电源电流ICCL，指输入端悬空，输出端空载时。

图2-2b：

测高电平输出时电源电流ICCH，指与非门两个输入端为低电平，输出为空载时，通常ICCL＞ICCH。

器件的最大功耗为PCCL=VCC×ICCL，这里要注意手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。

图2-2c：

测低电平输入电流IiL，指被测一个输入端接地，而另一个输入端悬空时，从被测输入端流出的电流值IiL。

图2-2d：

高电平输入电流IiH（由于IiH较小，一般免测）

图2-3：

扇出系数NO测试电路

通常用NO=IOL/IiL（≥8）表示

图2-4：

平均传输延迟时间tpd测试电路

tpd=T/6，T指A点电平产生一个振荡的周期，指经过6级门的延迟时间。

，将图2-2，图2-3，图2-4的测试结果记入表2-2。

表2-2

ICCL（mA）

ICCH（mA）

IiL（mA）

IOL（mA）

NO=IOL/IiL

tpd=T/6

（2）传输特性的测试

图2-5：

调节RW，使Vi从低电平向高电平变化，逐点测量表2-3的一系列Vi值所对应的VO值，并将其记入表2-3，然后绘成Vi，VO的关系曲线。

表2-3

Vi（V）

0

0.2

0.4

0.6

0.8

1.0

1.5

2.0

2.5

3.0

3.5

4.0

VO（V）

3.TTL电路使用规则请参阅TTL器件手册，有兴趣的读者可结合手册，对照实际实验，做进一步探讨，这里从略。

三CMOS集成逻辑门的逻辑功能与参数测试

一.实验目的

1.掌握CMOS集成门电路的逻辑功能及器件使用方法。

2.学会CMOS集成门电路主要参数的测试方法。

二.实验设备

1.TX083319电源板+5V

2.TX083306非门实验板（CD4069）

3.双踪示波器

4.TX053129信号发生器（连续脉冲）

5.TX083307与或非、与或电平输出实验板

6.TX053118直流电压表

7.TX053119直流电流表

三.实验内容

1.CMOS非门集成电路（六反相器）CD4069参数的测试（方法与TTL电路相同）。

（1）测试CD4069一个门的ICCH，ICCL，IiH，IiL。

（2）测试CD4069一个门的传输特性。

（3）将CD4069的三个非门串联组成振荡器，用示波器测Vi，VO的波形，并计算出tpd值。

2.验证CMOS门电路的逻辑功能，（以CD4069为例）判断其好坏，并将结果记入表3-1

表3-1

输入端

输出端

电位（V）

状态

0

1

图a图b图c

3.观察非门对脉冲的控制作用。

图a为CD4069的一个非门，如图b，将多功能信号发生器输出的f=1KHz的连续脉冲送入非门输入端，用示波器观察输出波形、输入波形，并比较一下它们的相位关系，将其记录于图c，图d中。

四集电极开路（OC）逻辑门电路的应用

一.实验目的

1.掌握TTL（OC）门电路的逻辑功能及其应用。

2.深入了解集电极负载电阻RL对OC门电路的影响。

3.掌握OC电路“线与”功能。

二.实验设备

1.TX083306非门实验板（74LS05）

2.TX053118直流电压表

3.TX053129多功能信号发生器

4.示波器

5.TX083307与或非、与或电平输出实验板

三.实验内容

1.集电极电阻RL对OC电路的影响。

见图4-1.

调节RW，先使OC门“线与”输出高电平UOH=3.5V，断电后用万用表测得RL=RWmax；再使OC电路输出低电平UOL=0.3V，断电后用万用测得RL=RLmin，将测试结果记入表4-1。

表4-1

UOH=3.5V

RL=RWmaxx=

UOL=0.3V

RL=RWmin=

五集成逻辑电路的连接和驱动

一.实验目的

1.了解TTL，CMOS集成电路输入与输出特性。

2.了解集成逻辑电路相互连接时应遵守的规则及实际连接方法。

二.实验设备

1.TX083319电源板±15V，+5V

2.TX083307与或非、与或电平输出实验板

3.TX053118直流电压表

4.TX083309与-与门实验板（74LS00×2）

5.TX083306非门实验板（CD4069×1）

三.实验内容

1.测试TTL集成电路74LS00的输出特性，按图5-1a，图5-1b所示电路连接好，进行输出特性测试。

2.测试CMOS集成电路CD4069的输出特性。

参考图5-1a，图5-1b所示的测试电路，但将R换为470Ω，RW换为4.7K，高电平应≥4.6V，低电平仍≤0.4V。

3.TTL电路驱动CMOS电路，如图5-2，用74LS00的一个与非门驱动CD4069的六个门，测量接R与不接R时的的逻辑功能及74LS00所输出高、低电平。

请做好记录。

4.CMOS集成电路驱动TTL电路，被驱动的2片74LS00的八个门并联，见图5-3。

观察CD4069的输出电平和74LS00的输出逻辑功能，并将其记录下来。

5.将CMOS集成电路CD4069的六个门并联（输入并联，输出并联），如图5-4。

分别观察CMOS集成电路CD4069的输入输出逻辑功能，并记录之。

六组合逻辑电路实验

一.实验目的

1.掌握组合逻辑电路的分析方法与测试方法。

2.了解组合逻辑电路的竞争冒险现象及其消除方法。

二.实验设备

1.TX083319电源板（+5V）

2.TX053129多功能信号发生器

3.TX083307与或非、与或电平输出实验板

4.TX083309与-与非门实验板（74LS00）

5.TX083310异或-异或非实验板（74LS86）

三.实验内容

1.分析测试半加器的逻辑功能。

（1）写出图6-1的逻辑表达式。

（2）根据表达式列出真值表，并画出卡诺图看其能否简化。

表6-1

A

B

Z1

Z2

Z3

S

C

0

0

0

1

1

0

1

1

（3）据图6-1，A、B接与或非、与或电平输出实验板输出，S、C接至逻辑电平显示输入，按下表要求进行逻辑状态的测试，将测试结果记入表6-2中，并与表6-1进行比较，看看两者是否一致。

表6-2

A

B

S

C

0

0

0

1

1

0

1

1

2.分析、测试用异或门74LS86和与非门74LS00组成的半加器逻辑电路。

分析、测试的方法同1

（1）（3）项，将测试结果记入自拟表中，并验证逻辑功能。

3.分析、测试由与非门74LS00组成的全加器的逻辑电路。

表6-3

Ai

Bi

Ci-1

S

X1

X2

X3

Si

Ci

0

0

0

0

1

0

1

0

0

1

1

0

0

0

1

0

1

1

1

0

1

1

1

1

根据上面的真值表画出函数Si，Ci的卡诺图

据图6-3，Ai、Bi、Ci-1接与或非、与或电平输出实验板输出，Si、Ci接至逻辑电平显示输入，按下表要求进行状态测试，将测试结果记入表6-4中，并与表6-3进行比较，看看两者是否一致。

表6-4

Ai

Bi

Ci-1

Si

Ci

0

0

0

0

1

0

1

0

0

1

1

0

0

0

1

0

1

1

1

0

1

1

1

1

4.分析、测试用异或门、或非门和非门组成的全加器逻辑电路，根据全加器的逻辑表达式。

全加和Si=Ai⊕Bi⊕Ci-1

进位Ci=（Ai⊕Bi）·Ci-1+Ai·Bi

由此可知，一位全加器可以用两个半加器和两个与门一个或门组成。

（1）用上述门电路来实现全加器逻辑电路。

（2）画出原理图，测试其逻辑状态，并将结果记入自拟的表格中，然后判断测试是否正确。

七组合逻辑电路的设计与测试

一.实验目的

掌握组合逻辑电路的设计与测试方法。

二.实验设备

1.TX083319电源板（+5V）

2.TX083307与或非、与或电平输出实验板

3.TX083309与-与非门实验板（74LS00）

4.TX083318LED七段码显示器

三.实验内容

1.设计一个四人无弃权表决电路（多路赞成则提案通过），本电路的设计要求选用二输入四与非门来实现（74LS00），最后要测试电路的逻辑功能，使电路达到设计要求。

2.掌握如下设计组合逻辑电路的一般步骤。

（1）按设计任务，列出真值表；

（2）用卡诺图或布尔代数简化，求出最简的逻辑表达式；

（3）按

（2）求出的逻辑表达式画出逻辑图，并选用标准的集成门电路来构成电路。

（4）测试电路的逻辑功能，以验证设计的正确性。

3.设计示例

用“与非门”设计一个表决电路。

当四个输入端中有三个或四个为“1”时，输出端为“1”。

（1）列真值表7-1，见表7-1

D

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

A

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

B

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

C

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

Z

0

0

0

0

0

0

0

1

0

0

0

1

0

1

1

1

（2）用卡诺图进行化简表7-2

DA

BC

00

01

11

10

00

01

1

11

1

1

1

10

1

（3）由

（2）得出逻辑表达式Z，并将其简化成“与非”的形式。

（4）由（3）最简的逻辑表达式，画出逻辑图，再用标准集成门电路构成实用电路。

八BCD码/七段码译码器及七段码管的应用

一、实验目的

1.掌握TTL、CMOS、BCD码/七段码译码器集成电路的逻辑功能和使用方法。

2.熟悉七段LED数码管与BCD码/七段码译码器集成电路的配接及其工作原理。

二、实验设备

1.TX083319电源板（+5V）

2.TX083307与或非、与或电平输出实验板

3.TX083311译码器实验板（74LS248×2或CD4511×2）

4.TX083318LED七段码显示器

三、实验内容

1.BCD码/七段码译码器（74LS248或CD4511）逻辑调试。

按表8-1逐项测试译码器的逻辑功能。

2.连接七段LED数码管显示器，显示译码结果，并与测试结果对照。

表8-1BCD码/七段码译码器逻辑功能表

1：

（H）高电平；0：

（L）低电平

数字

输入端（BCD码）

输出端（七段码）

LT

B1

D

C

B

A

a

b

c

d

e

f

g

RBO

0

0

0

0

0

1

1

1

1

1

1

0

1

1

1

0

0

0

1

0

1

1

0

0

0

0

1

1

2

0

0

1

0

1

1

0

1

1

0

1

1

1

3

0

0

1

1

1

1

1

1

0

0

1

1

1

4

0

1

0

0

0

1

1

0

0

1

1

1

1

5

0

1

0

1

1

0

1

1

0

1

1

1

1

6

0

1

1

0

1

0

1

1

1

1

1

1

1

7

0

1

1

1

1

1

1

0

0

0

0

1

1

8

1

0

0

0

1

1

1

1

1

1

1

1

1

9

1

0

0

1

1

1

1

1

0

1

1

1

1

四、实验参考框图

七段LED数码管显示器（共阴）

九集成触发器及其应用

一、实验目的

1﹒深入了解基本RS，JK，D和T触发器的逻辑功能。

2﹒掌握集成触发器的使用和逻辑功能的测试方法。

3﹒熟悉触发器之间相互转换的方法。

二、实验设备

1.TX083319电源实验板

2.双踪示波器

3.TX083307与或非、与或电平输出实验板

4.TX083315RS，D，JK触发器实验板

5.TX083318LED七段码显示器

三、实验内容

1﹒测试基本RS触发器的逻辑功能。

按图9-1所示的逻辑电路联接好，测一下Q和端的逻辑状态，并将其结果记入表9-1中。

R：

直接复位端，R=1，Q=0；S：

直接置位端，S=1，Q=1。

2﹒测试双J-K触发器74LS73逻辑功能。

按表9-2的要求改变J，K，CK端状态，观察Q、状态变化，另外再仔细观察触发器状态，即Q、的翻转是否发生在CK脉冲的下降沿（即CP由1跳变为0）将其记录之。

表9-1基本RS触发器的功能测试

R

S

Q

1

10

01

10

1

01

0

0

将K触发器的J、K端连在一起，构成一个T触发器，在T触发器的CK端输入连续脉冲，用双踪示波器观察CK、Q、端的波形，注意它们之间的相位与时间的关系，将它们的关系曲线描绘下来。

请参见图9-2a、9-2b。

通过JK触发器的实验，通过完成表9-2，JK触发器的逻辑功能真值填好，加深理解JK触发器的状态议程

和T触发器的状态方程

（或

）。

表9-2JK触发器的逻辑功能

J

K

CP

Q

Q

0

0

0-1

1-0*

0

1

0-1

1-0*

1

0

0-1

1-0*

1

1

0-1

1-0*

注：

带“*”为CP输入信号的下降沿（或后沿），特别注意此时Q和状态要发生变化，这是JK触发器的特点，故称JK触发器为后沿触发器。

3.测试D触发器74LS74的逻辑功能。

具体测试过程请参考“2”JK触发器的测试过程，用测试结果来完成表9-3中的D触发器逻辑功能真值填写。

表9-3

D

CP

Q

0

0→1

1→0

1

0→1

1→0

D触发器的状态议程：

=

4.触发器之间的相互转换

（1）JK触发器转换为T，T′（反转触发器）触发器。

（2）JK触发器转换成D触发

（3）D触发器转换成T′触发器，这种电路较为广泛地应用于计数电路中。

十计数器及其应用

一、实验目的

1．了解集成电路计数器的逻辑功能。

2．学会集成电路计数器的使用方法。

3．学会测试集成电路计数器的逻辑功能。

二、实验设备

1．TX083319电源板（+5V、单脉冲）

2．双踪示波器

3．TX083311译码器实验板

4．TX083307与或非、与或电平输出实验板

5．TX083318LED七段码显示器

6．TX083317二、十进制计数器实验板

三、实验内容

1．测试74LS168四位十进制同步计数器的逻辑功能。

TX083317二、十进制计数器实验板的核心部分为两片计数器集成电路。

一片为74LS168；一片为74LS169。

将TX083307、TX083317、TX083318用连接导线连接起来。

74LS168的数据输入端A，B，C，D分别接TX083307的与或非、与或电平输出实验板，而74LS168的数据输出端QA，QB，QC，QD分别接TX083318译码器的输入端口。

计数脉冲由单次脉冲源提供，按表10-1逐项验证判断74LS168的逻辑功能。

表10-1

EP

ET

CP

Q

0

×

×

↑

予置

1

0

0

↑

加计数

1

0

0

↑

减计数

1

1

×

×

保持

1

×

1

×

保持

2.予置后，送入10个单脉冲，观察输出状态变化是否发生在CP时钟脉冲的上升沿。

（加计数）

3.同2，进行减计数实验，按表10-1逐项验证进行减计数的各项条件。

4.参考测试74LS168的情况，测试74LS169的逻辑功能，将测试结果记入表10-2中。

表10-2

EP

ET

CP

Q

5.请大家自行设计一个两位十进制加法计数器，进行00-99累加计数，输入连续计数脉冲进行加法计数实验。

十一移位寄存器实验

一、实验目的

1.了解集成电路移位寄存器的逻辑功能。

2.掌握集成电路移位寄存器的使用方法。

二、实验设备

1．TX083319电源板（+5V及单次脉冲）

2．TX083307与或非、与或电平输出实验板

3．TX083316双向移位寄存器实