FPGA原理图方式设计流程.docx
- 文档编号:24728984
- 上传时间:2023-06-01
- 格式:DOCX
- 页数:24
- 大小:2.53MB
FPGA原理图方式设计流程.docx
《FPGA原理图方式设计流程.docx》由会员分享,可在线阅读,更多相关《FPGA原理图方式设计流程.docx(24页珍藏版)》请在冰豆网上搜索。
FPGA原理图方式设计流程
2QuartusII软件的使用、开发板的使用
本章将通过3个完整的例子,一步一步的手把手的方式完成设计。
完成这3个设计,并得到正确的结果,将会快速、有效的掌握在AlteraQuartusII软件环境下进行FPGA设计与开发的方法、流程,并熟悉开发板的使用。
2.1原理图方式设计3-8译码器
一、设计目的
1、通过设计一个3-8译码器,掌握祝组合逻辑电路设计的方法。
2、初步了解QuartusII采用原理图方式进行设计的流程。
3、初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。
二、设计原理
三、设计内容
四、设计步骤
1、建立工程文件
1)双击桌面上的QuartusII的图标运行此软件。
开始界面
2)选择File下拉菜单中的NewProjectWizard,新建一个工程。
如图所示。
新建工程向导
3)点击图中的next进入工作目录。
新建工程对话框
4)第一个输入框为工程目录输入框,用来指定工程存放路径,建议可根据自己需要更改路径,若直接使用默认路径,可能造成默认目录下存放多个工程文件影响自己的设计,本步骤结束后系统会有提示(当然你可不必理会,不会出现错误的)。
第二个输入框为工程名称输入框。
第三个输入框为顶层实体名称输入框,一般情况下保证工程名称与顶层实体名称相同。
设定完成后点击next。
指定工程路径、名称
5)设计中需要包含的其它设计文件,在此对话框中不做任何修改,直接点击next。
工程所需其它文件对话框
6)在弹出的对话框中进行器件的选择。
在DeviceFamily框中选用CycloneII,然后在Availabledevice框中选择EP2C35F484C8,点击next进入下一步。
器件选择界面
7)下面的对话框提示可以勾选其它的第三方EDA设计、仿真的工具,暂时不作任何选择,在对话框中按默认选项,点击next。
第三方EDA工具选择
8)出现新建工程以前所有的设定信息后,点击finish完成新建工程的建立。
工程信息
2、建立图形设计文件
1)在创建好设计工程后,选择File下拉菜单中New菜单。
工程下新建设计文件
2)在New对话框中选择DeviceDesignFiles页下的BlockDiagram/SchematicFile,点击OK,出现原理图编辑窗口。
建立BlockDiagram/SchematicFile
原理图编辑界面
图形编辑器
3)在图形编辑器窗口的工作区双击鼠标左键,或点击图中的符号工具按钮,用鼠标点击单元库前面的“+”号,展开元件库,选择所需要的元器件,点击OK按钮,所选的符号将显现在图形编辑器的工作区域。
元件库对话框
选择所需的元件
用库元件按原理图完成设计
设计好的原理图顶层文件
4)完成图形编辑的输入后,需要保存设计文件,该原理图文件作为本设计的顶层文件,注意顶层文件的名称要与工程名一致。
保存顶层文件
3、对设计文件进行编译
点击菜单栏中的Startcompiler按钮进行设计文件的全编译。
如果文件有错,在软件的下方会提示错误的原因和位置。
整个编译完成,软件会提示编译成功。
编译
4、对设计文件进行仿真
1)创建一个波形文件,在File下拉菜单中选择New,选取对话框的OtherFile标签下的VectorWaveformFile,点击OK,打开一个空的波形编辑器窗口。
建立一个仿真波形文件
波形文件设置界面
2)加入输入、输出端口,在波形编辑器窗口的左边端口名列表区双击,在弹出的菜单中选择NodeFinder按钮。
InsertNodeorBus对话框
3)出现NodeFinder界面后,在Filer列表中选择Pins:
all,点击List,在NodeFinder窗口出现所有的信号名称,点击中间的“》”按钮则SelectedNodes窗口下方出现被选择的端口名称,点击OK。
NodeFinder对话框
NodeorBus其他设置(暂不设置时点击OK)
波形编辑器中已加入的端口
5)制定输入端口的逻辑电平变化,最后保存该仿真波形文件,文件名与工程名相同。
波形编辑器工具栏
编辑输入端口波形
保存波形文件
6)进行仿真设置。
在软件中选择Assignments下拉菜单下的setting命令,打开仿真器设置窗口。
设置菜单
选择SimulatorSettings页面下的simulatormode下的Funtional,即做功能仿真,(也可选择simulatormode下的Timing,即做时序仿真,则下面的产生功能仿真网表文件可以跳过,直接Startsimulation)然后点击OK即可。
仿真设置
功能仿真(or时序仿真)设置
然后产生功能仿真网表文件,选择Processing下拉菜单下GenerateFunctionSimulation,产生功能仿真网表;
产生功能仿真网表(功能仿真必做,时序仿真不需要该步)
点击开始仿真的START按钮开始进行仿真:
运行仿真后的仿真结果
5引脚分配
6完整工程的编译
7下载到目标器件
1)下载设置
2)下载
五、实验现象
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 原理图 方式 设计 流程