异或门实验报告VHD.docx
- 文档编号:24365913
- 上传时间:2023-05-26
- 格式:DOCX
- 页数:33
- 大小:102.31KB
异或门实验报告VHD.docx
《异或门实验报告VHD.docx》由会员分享,可在线阅读,更多相关《异或门实验报告VHD.docx(33页珍藏版)》请在冰豆网上搜索。
异或门实验报告VHD
实验一
实验一
(1)异或门电路设计
班级姓名学号
一、实验目的
熟习QuartusII仿真软件的基本操作,并用VHDL/Verilog语言设计一个异或门。
二、实验内容
1、熟习QuartusII软件的基本操作,认识各样设计输入方法(原理图设计、文本设计、波形设计)
2、用VHDL语言设计一个异或门,最后在FPGA芯片上编程异或门,并考证逻辑实现。
三、实验方法
1、实验方法:
采纳鉴于FPGA进行数字逻辑电路设计的方法。
采纳的软件工具是QuartusII软件仿真平台,采纳的硬件平台是AlteraEPF10K20TI144_4
的FPGA试验箱。
2、实验步骤:
1、新建,编写源代码。
(1).选择保留项和芯片种类:
【File】-【newprojectwizard】-【next】(设置文件路径+设
置projectname为xor2)【-next(】设置文件名xor2.vhd—在【add】)【-properties(】type=AHDL)
-【next】(family=FLEX10K;name=EPF10K10TI144-4)-【next】-【finish】
(2).新建:
【file】-【new】(第二个AHDLFile)-【OK】
2、写好源代码,保留文件(xor2.vhd)。
3、编译与调试。
确立源代码文件为目前工程文件,点击【processing】-【startcompilation】
进行文件编译。
编译结果有一个警示,文件编译成功。
4、波形仿真及考证。
新建一个vectorwaveformfile。
依据程序所述插入a,b,c三个节点(a、b为输入节点,c为输出节点)。
(操作为:
右击-【insert】-【insertnodeorbus】【-nodefinder】
(pins=all;【list】)-【>>】-【ok】-【ok】)。
随意设置a,b的输入波形点击保留按钮保留。
(操作为:
点击name(如:
A))-右击-【value】-【clock】(如设置period=200;offset=0),同理设置nameB(如120,,60),保留)。
而后【startsimulation】,出nameC的输出图。
5、时序仿真。
临时不知道什么是时序仿真
6、FPGA芯片编程及考证
选择pins,连结计算机到实验箱,操作。
四、实验过程
3、编译过程
a)源代码如图(VHDL设计)
b)编译、调试过程
第1页共13页
实验一
确立源代码文件为目前工程文件,点击【processing】-【startcompilation】进行文件编译。
编译结果有一个警示,文件编译成功。
c)结果剖析及结论
结果正确,
4、波形仿真
a)波形仿真过程(详见实验步骤)
b)波形仿真波形图
c)结果剖析及结论
0-60ns:
异或门,0$1=1正确
60-70.?
ns:
A$B=0$0=0;因为有时间延缓,反响慢了10.?
nm。
C显示的是0$1的状况
70.?
-100ns:
A$B=0$0=0;正确
100-11.?
ns:
因为时间延缓,显示的是0$0=0
311.324ns剖析:
因为AB在310ns时同时变,造成在滞后时,出现此种状况,老师说要防止这类状况。
5、时序仿真
a)时序仿真过程
做好上述步骤后,编译【classictiminganalysis】-在compilationreport中选择【timinganalysis】
-【tpd】(引脚到引脚的延时)
b)时序仿真图
b)结果剖析及结论
A引脚到C引脚的实质p2p时间为12.9ns,二B引脚到C引脚的实质p2p时间为12.4ns。
A
比B慢0.5ns,可因为结果是由时间长的那个决定,故整体为12.9ns。
tpd(引脚到引脚的延时)
6、Programming芯片编程
a)芯片编程过程
写好代码和获得波形图后,【Assignments】-【Pins】-连结端口。
设置好两入一出(如Input:
pin_87Input:
pin_88,Output:
pin_06),从计算机连结数据线到EPF10K20TI144_4的FPGA
试验箱。
连结电源,开始按开关。
找到pin87,88,06的地点,改变87,88的开关状态(开,
开)、(关,开)、(开,关)、(关,关)。
看06灯的亮熄状况并记录。
b)编程芯片考证结果
Input:
AInput:
BOutput:
C
000
011
101
110
0代表不灯亮,1代表灯亮。
第2页共13页
实验一
c)结果剖析与结论
由逻辑关系得的上述结果。
结果正确。
五、实验结论(实验总结与实验心得)
不知道怎么写总结,随意说些。
在本次实验中,开始因为什么都不懂,缺乏了好多细节,
让我不知道怎么办理。
如:
不可以编译(因为没有设置芯片种类)、编译犯错(因为文件名未
定义,文件名没与entity-name里的xor2一致)。
刚接触QuartusII,什么都不懂,花了两次实验课才做好第一个异或门的实验并初步认识
了QuartusII的一些基本操作。
。
因为不认识QuartusII,开始成立一个新文件,照着书把源代码输进去后,不可以编译,几经周折,才弄好设置。
才能编译,以后。
再在同学的帮助下,才
做好波形图,而后,做芯片,引脚的设定,硬件仿真。
以后,我又自己完好的做了一遍。
获得了正确结果后很快乐。
实验一
(2)3-8译码器电路设计
班级计科1504姓名张洁学号201508010402
一、实验目的
熟习QuartusII仿真软件的基本操作,并用VHDL/Verilog语言设计一个3-8译码器。
二、实验内容
1、熟习QuartusII软件的基本操作,认识各样设计输入方法(原理图设计、文本设计、波形设计)
2、用VHDL语言设计一个3-8译码器,最后在FPGA芯片上编程异或门,并考证逻辑实
现。
三、实验方法
7、实验方法:
采纳鉴于FPGA进行数字逻辑电路设计的方法。
采纳的软件工具是QuartusII软件仿真平台,采纳的硬件平台是AlteraEPF10K20TI144_4
的FPGA试验箱。
8、实验步骤:
2、新建,编写源代码。
(1).选择保留项和芯片种类:
【File】-【newprojectwizard】-【next】(设置文件路径+设
置projectname为yima38)-【next】(设置文件名yima38.vhd—在【add】)-【properties】
(type=AHDL)-【next】(family=FLEX10K;name=EPF10K10TI144-4)-【next】-【finish】
(2).新建:
【file】-【new】(第二个AHDLFile)-【OK】
2、写好源代码,保留文件(yima38.vhd)。
3、编译与调试。
确立源代码文件为目前工程文件,点击【processing】-【startcompilation】
进行文件编译。
编译结果有一个警示,文件编译成功。
4、波形仿真及考证。
新建一个vectorwaveformfile。
依据程序所述插入a,b,c三个节点(a、b为输入节点,c为输出节点)。
(操作为:
右击-【insert】-【insertnodeorbus】【-nodefinder】
(pins=all;【list】)-【>>】-【ok】-【ok】)。
随意设置X,Y的输入波形点击保留按钮保留。
。
而后【startsimulation】,出nameC的输出图。
5、时序仿真。
临时不知道什么是时序仿真
6、FPGA芯片编程及考证
第3页共13页
实验一
选择pins,连结计算机到实验箱,操作。
四、实验过程
9、编译过程
a)源代码如图(VHDL设计)
b)编译、调试过程
依据上述步骤进行调试剖析
c)结果剖析及结论
结果有一个警示,0个错误。
编译成功
10、波形仿真
a)波形仿真过程(详见实验步骤)
b)波形仿真波形图
c)结果剖析及结论
0-10ns:
X
010
Y
11111011
10-20ns:
X
001
Y
11111101
20-30ns:
第4页共13页
实验一
X101
Y11011111
30-40ns:
X000
Y11111110
40-70ns:
X101
Y11011111
80-90ns:
X110
Y11011111
11、时序仿真
c)时序仿真过程
做好上述步骤后,编译【classictiminganalysis】-在compilationreport中选择【timinganalysis】
-【tpd】(引脚到引脚的延时)
b)时序仿真图
仿真是不考虑器件及电路延时的状况下的功能上的仿真考证计电路能否达
到预料要求。
时序仿真在考虑门级及电路延时的状况下考虑有延时状况下的结果一般接
近最后作出的硬件结果。
因此功能仿真是考证理论上的正确值时序仿真是考虑偏差后的值。
按钮开关引脚分派
LED灯引脚分派
第5页共13页
实验一
d)结果剖析及结论
在DE0实验板上,扳动SW2,SW1和SW0开关,能够看到译码之后的LEDR7-LEDR0红
色LED发光输出Programming芯片编程
b)芯片编程过程
写好代码和获得波形图后,【Assignments】-【Pins】-连结端口。
设置好三入八出,从计算机连结数据线到EPF10K20TI144_4的FPGA试验箱。
连结电源,开始按开关。
找到pinJ1,pinJ2,pin
J3以及LED[3]-LED[9]的地点,改变
J1,J2,J3的开关状态。
看
LED灯的亮熄状况并记录。
b)编程芯片考证结果
Input
Input
Input:
Output:
Output:
Output:
Output:
Output:
Output:
Output:
Output
:
x[0]
:
x[1]
x[2]
y[0]
y[1]
y[2]
y[3]
y[4]
y[5]
y[6]
:
y[7]
0
0
0
1
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
0
0
1
0
0
1
1
0
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
1
0代表不灯亮,1代表灯亮。
c)结果剖析与结论
由逻辑关系得的上述结果。
结果正确。
五、实验结论(实验总结与实验心得)
固然已经做过一个实验了,可是对QuartusII,软件的使用还不是很到位。
而且关于问题
的剖析也不够透辟,最重要的是我还不熟习用QuartusII的语言来编写代码,花了很长时间
才做好第二个实验并加深认识了QuartusII的一些基本操作。
能够说3-8异或门这个实验的
进行让我对这门课有了更深的印象,我想在我此后必定会更娴熟地运用软件解决问题。
第6页共13页
实验一
实验一(3)指令译码器电路设计
班级计科1504姓名张洁学号201508010402
一、实验目的
熟习QuartusII仿真软件的基本操作,并用VHDL/Verilog语言设计一个异或门。
二、实验内容
1、熟习QuartusII软件的基本操作,认识各样设计输入方法(原理图设计、文本设计、波形设计)
2、用VHDL语言设计一个异或门,最后在FPGA芯片上编程指令译码器,并考证逻辑实
现。
三、实验方法
12、实验方法:
采纳鉴于FPGA进行数字逻辑电路设计的方法。
采纳的软件工具是QuartusII软件仿真平台,采纳的硬件平台是AlteraEPF10K20TI144_4
的FPGA试验箱。
13、实验步骤:
3、新建,编写源代码。
(1).选择保留项和芯片种类:
【File】-【newprojectwizard】-【next】(设置文件路径+设
置projectname为zlym)-【next】(设置文件名zlym.vhd—在【add】)-【properties】
(type=AHDL)-【next】(family=FLEX10K;name=EPF10K10TI144-4)-【next】-【finish】
(2).新建:
【file】-【new】(第二个AHDLFile)-【OK】
2、写好源代码,保留文件(zlym.vhd)。
第7页共13页
实验一
3、编译与调试。
确立源代码文件为目前工程文件,点击【processing】-【startcompilation】
进行文件编译。
编译结果有一个警示,文件编译成功。
4、波形仿真及考证。
新建一个vectorwaveformfile。
依据程序所述插入X1,X2.X2以及Y(8)
四个节点(x1,x2,x3为输入节点,Y为输出节点)。
(操作为:
右击-【insert】-【insertnodeor
bus】-【nodefinder】(pins=all;【list】)-【>>】-【ok】-【ok】)。
随意设置X1,X2,X3的输入
波形点击保留按钮保留。
而后【startsimulation】,出nameY的输出图。
5、时序仿真。
临时不知道什么是时序仿真
6、FPGA芯片编程及考证
选择pins,连结计算机到实验箱,操作。
四、实验过程
14、编译过程
a)源代码如图(VHDL设计)
第8页共13页
实验一
b)编译、调试过程
确立源代码文件为目前工程文件,点击【processing】-【startcompilation】进行文件编译。
编译结果有四个警示,文件编译成功。
c)结果剖析及结论
结果正确,
15、波形仿真
a)波形仿真过程(详见实验步骤)
b)波形仿真波形图
第9页共13页
实验一
c)结果剖析及结论
0-10ns:
00110000
MOVA=1
10-20ns:
00111100
MOVB=1
20-30ns:
00110011
MOVC=1
30-40ns:
10010000
ALU=1
40-50ns:
01100000
ALU=1
经过波形图能够得出实验结果正确
16、时序仿真
e)时序仿真过程
做好上述步骤后,编译【classictiminganalysis】-在compilationreport中选择【timinganalysis】
-【tpd】(引脚到引脚的延时)
b)时序仿真图
第10页共13页
实验一
第11页共13页
实验一
f)结果剖析及结论
X1[1]引脚到JMP引脚的实质p2p时间为10.732ns,其他剖析见图tpd(引脚到引脚的延时)
17、Programming芯片编程
c)芯片编程过程
写好代码和获得波形图后,【Assignments】-【Pins】-连结端口。
设置好八入十三出,从计算机连结数据线到EPF10K20TI144_4的FPGA试验箱。
连结电源,开始按开关。
找到地点,改
变开关状态。
看灯的亮熄状况并记录。
b)编程芯片考证结果
X
EN
Dataout
OUT
0011
R1R2
1
MOVA=1
0011
11R2
1
MOVB=1
0011
R111
1
MOVC=1
1001
R1R2
1
0001000000000
ALU=1
0110
R1R2
1
0001000000000
ALU=1
1110
R1R2
1
0001000000000
ALU=1
第12页共13页
实验一
0101
R1XX
1
0000100000000
NOT=1
1010
R100
1
0000010000000
SH=1
1010
R111
1
0000010000000
SH=1
0001
0000
1
0000001000000
JMP=1
0001
0001
1
0000000100000
JZ=1
0001
0010
1
0000000010000
JC=1
0010
R1XX
1
0000000001000
IN=1
0100
R1XX
1
0000000000100
OUT=1
0111
0000
1
0000000000010
NOP=1
1000
0000
1
0000000000001
HALT=1
ymq
EN
MOVA
IR[7..0]
MOVB
MOVC
ALU
NOT0
SH
JMP
JZ
JC
IN0
OUT0
NOP
HEAL
inst16
0代表不灯亮,1代表灯亮。
c)结果剖析与结论
由逻辑关系得的上述结果。
结果正确。
五、实验结论(实验总结与实验心得)
这是第三次使用这个软件了,此次自己独立达成了一道题。
一天多的修改正改让我对逻
辑设计一个题目,以及软件的使用有了更为显然的进步,刚接触QuartusII,什么都不懂。
但
是经过上网学习VHDL语言认识了它其实与C++十分相像,可是在使用过程中有一些问题也
是因为这个惹起的,比如ELSEIF应当是ELSIF这个问题致使我无数次错误。
最后才发现。
让
我长了教训,深刻的记着了这个tip。
因此我以为题目都是靠练出来的,独立达成题目很重
要。
第13页共13页
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验 报告 VHD
![提示](https://static.bdocx.com/images/bang_tan.gif)