微机原理作业.docx
- 文档编号:24362844
- 上传时间:2023-05-26
- 格式:DOCX
- 页数:14
- 大小:38.05KB
微机原理作业.docx
《微机原理作业.docx》由会员分享,可在线阅读,更多相关《微机原理作业.docx(14页珍藏版)》请在冰豆网上搜索。
微机原理作业
4.4存储器芯片的扩展及其与系统总线的连接
【教学目的】:
按实际应用的需要,由不同规格、类型的存储器芯片,通过系统总线的连接,构成存储器系统。
【教学重点】:
设计方法和思路
【教学难点】:
位扩展和字扩展
【教学手段】:
现场教学与提问【学时分配】:
2
【自学内容】:
【课外作业】:
【教学内容】:
4.4存储器芯片的扩展及其与系统总线的连接
微机系统的规模、应用场合不同,对存储器系统的容量、类型的要求也必
不相同,一般情况下,需要用不同类型,不同规格的存储器芯片,通过适当的
硬件连接,来构成所需要的存储器系统,这就是本节所需要讨论的内容。
一、存储器芯片与CPU的连接
1.引言
在微型系统中,CPU对存储器进行读写操作,首先要由地址总线给出地
址信号,选择要进行读/写操作的存储单元,然后通过控制总线发出相应的读/写
控制信号,最后才能在数据总线上进行数据交换。
所以,存储器芯片与CPU之间的连接,实质上就是其与系统总线的连接,包括:
地址线的连接;
数据线的连接;
控制线的连接;
在连接中要考虑的问题有以下几个方面:
2.CPU总线的负载能力
在设计CPU芯片时,一般考虑其输出线的直流负载能力,为带一个TTL
负载。
现在的存储器一般都为MOS电路,直流负载很小,主要的负载是电容
负载,故在小型系统中,CPU是可以直接与存储器相连的,而较大的系统中,
若CPU的负载能力不能满足要求,可以(就要考虑CPU能否带得动,需要时
就要加上缓冲器,)由缓冲器的输出再带负载。
3.CPU的时序和存储器的存取速度之间的配合问题
CPU在取指和存储器读或写操作时,是有固定时序的,用户要根据这些来确定对存储器存取速度的要求,或在存储器已经确定的情况下,考虑是否需要Tw周期,以及如何实现。
4.存储器的地址分配和片选问题
内存通常分为RAM和ROM两大部分,而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区,用户区又要分成数据区和程序区,ROM的分配也类似,所以内存的地址分配是一个重要的问题。
另外,目前生产的存储器芯片,单片的容量仍然是有限的,通常总是要由许多片才能组成一个存储器,这里就有一个如何产生片选信号的问题。
5.控制信号的连接
CPU在与存储器交换信息时,通常有以下几个控制信号(对8088/8086来说):
/M(IO/
),
以及WAIT信号。
这些信号如何与存储器要求的控制信号相连,以实现所需的控制功能。
二、存储器芯片的扩展
存储器芯片扩展的方法有以下两种:
1.存储器芯片的位扩充
适用场合:
存储器芯片的容量满足存储器系统的要求,但其字长小于存储器系统
的要求。
例1用1K×4的2114芯片构成lK×8的存储器系统。
分析:
由于每个芯片的容量为1K,故满足存储器系统的容量要求。
但由于每个芯片只能提供4位数据,故需用2片这样的芯片,它们分别提供4位数据至系统的数据总线,以满足存储器系统的字长要求。
设计要点:
• 将每个芯片的10位地址线按引脚名称一一并联,按次序逐根接至系统地址总线的低10位。
• 数据线则按芯片编号连接,1号芯片的4位数据线依次接至系统数据总线的D0-D3,2号芯片的4位数据线依次接至系统数据总线的D4-D7。
• 两个芯片的
端并在一起后接至系统控制总线的存储器写信号(如CPU为8086/8088,也可由
和
/M或IO/
的组合来承担)。
•
引脚也分别并联后接至地址译码器的输出,而地址译码器的输入则由系统地址总线的高位来承担。
具体连线见图4-16。
当存储器工作时,系统根据高位地址的译码同时选中两个芯片,而地址码的低位也同时到达每一个芯片,从而选中它们的同一个单元。
在读/写信号的作用下,两个芯片的数据同时读出,送上系统数据总线,产生一个字节的输出,或者同时将来自数据总线上的字节数据写入存储器。
图4-16用2114组成1K×8的存储器连线
根据硬件连线图,我们还可以进一步分析出该存储器的地址分配范围如下:
(假设只考虑16位地址)
地址码芯片的地址范围
A15...A12A11A10A9...A0
××00000000H
:
:
:
:
××001103FFH
×表示可以任选值,在这里我们均选0。
这种扩展存储器的方法就称为位扩展,它可以适用于多种芯片,如可以用8片2164A组成一个64K×8的存储器等。
2.存储器芯片的字扩充
适用场合:
存储器芯片的字长符合存储器系统的要求,但其容量太小。
例2用2K×8的2716A存储器芯片组成8K×8的存储器系统。
分析:
由于每个芯片的字长为8位,故满足存储器系统的字长要求。
但由于每个芯片只能提供2K个存储单元,故需用4片这样的芯片,以满足存储器系统的容量要求。
设计要点:
同位扩充方式相似。
• 先将每个芯片的11位地址线按引脚名称一一并联,然后按次序逐根接至系统地址总线的低11位。
• 将每个芯片的8位数据线依次接至系统数据总线的D0-D7。
• 两个芯片的
端并在一起后接至系统控制总线的存储器读信号(这样连接的原因同位扩充方式),
• 它们的
引脚分别接至地址译码器的不同输出,地址译码器的输入则由系统地址总线的高位来承担。
连线见图4-17。
图4-17用2716组成8K×8的存储器连线
当存储器工作时,根据高位地址的不同,系统通过译码器分别选中不同的芯片,低位地址码则同时到达每一个芯片,选中它们的相应单元。
在读信号的作用下,选中芯片的数据被读出,送上系统数据总线,产生一个字节的输出。
同样,根据硬件连线图,我们也可以进一步分析出该存储器的地址分配范围如下表:
(假设只考虑16位地址)
地址码芯片的地址范围对应芯片编号
A15...A13A12A11A10A9...A0
××000000000H
:
:
2716-1
××0011107FFH
××010000800H
:
:
2716-2
××011110FFFH
××100001000H
:
:
2716-3
××1011117FFH
××110001800H
:
:
2716-4
××111111FFFH
×表示可以任选值,在这里我们均选0。
这种扩展存储器的方法就称为字扩展,它同样可以适用于多种芯片,如可以用8片27128(16k×8)组成一个128K×8的存储器等。
3.同时进行位扩充与字扩充
适用场合:
存储器芯片的字长和容量均不符合存储器系统的要求,这时就需要用多片这样的芯片同时进行位扩充和字扩充,以满足系统的要求。
例3用1K×4的2114芯片组成2K×8的存储器系统。
分析:
由于芯片的字长为4位,因此首先需用采用位扩充的方法,用两片芯片组成1K×8的存储器。
再采用字扩充的方法来扩充容量,使用两组经过上述位扩充的芯片组来完成。
设计要点:
每个芯片的10根地址信号引脚宜接接至系统地址总线的低10位,每组两个芯片的4位数据线分别接至系统数据总线的高/低四位。
地址码的A10、A11经译码后的输出,分别作为两组芯片的片选信号,每个芯片的
控制端直接接到CPU的读/写控制端上,以实现对存储器的读/写控制。
硬件连线如图4-18
图4-18用2114组成2K×8的存储器连线
当存储器工作时,根据高位地址的不同,系统通过译码器分别选中不同的芯片组,低位地址码则同时到达每一个芯片组,选中它们的相应单元。
在读/写信号的作用下,选中芯片组的数据被读出,送上系统数据总线,产生一个字节的输出,或者将来自数据总线上的字节数据写入芯片组。
同样,根据硬件连线图,我们也可以进一步分析出该存储器的地址分配范围如下:
(假设只考虑16位地址)
地址码芯片组的地址范围对应芯片组编号
A15...A13A12A11A10A9...A0
×××00000000H
:
:
2114-1
×××001103FFH
×××01000400H
:
:
2114-2
×××011107FFH
×表示可以任选值,在这里我们均选0。
思考:
从以上地址分析可知,此存储器的地址范围是0000H-07FFH。
如果系统规定存储器的地址范围从0800H开始,并要连续存放,对以上硬件连线图该如何改动呢?
由于低位地址仍从0开始,因此低位地址仍直接接至芯片组。
于是,要改动的是译码器和高位地址的连接。
我们可以将两个芯片组的片选输入端分别接至译码器的Y2和Y3输出端,即当A11、A10为10时,选中2114-1,则该芯片组的地址范围为0800H-0BFFH,而当A11、A10为11时,选中2114-2,则该芯片组的地址范围为0C00H-0FFFH。
同时,保证高位地址为0(即A15-A12为0)。
这样,此存储器的地址范围就是0800H-0FFFH了。
(具体连线自己考虑)
以上例子所采用的片选控制的译码方式称为全译码方式,这种译码电路较复杂,但是,由此选中的每一组的地址是确定且唯一的。
有时,为方便起见,也可以直接用高位地址(如A10—A15中的任一位)来控制片选端。
例如用A10来控制,如图4-19所示。
粗看起来,这两组的地址分配与全译码时相同,但是当用Al0这一个信号作为片选控制时,只要Al0=0,A11—A15可为任意值都选中第一组;而只要A10=1,All—A15可为任意值都选中第二组。
这种选片控制方式称为线选法。
图4-19线选法示例线选法节省译码电路,设计简单,但必须
注意此时芯片的地址分布以及各自的地址重叠区,以免出现错误。
例4一个存储器系统包括2KRAM和8KROM,分别用1K×4的2114芯片和2K×8的2716芯片组成。
要求ROM的地址从1000H开始,RAM的地址从3000H开始。
完成硬件连线及相应的地址分配表。
图4-202KRAM和8KROM存储器系统连线图
分析:
该存储器的设计可以参考本节的例2和例3。
所不同的是,要根据题目的要求,按规定的地址范围,设计各芯片或芯片组片选信号的连接方式。
整个存储器的硬件连线如图4-20所示。
根据硬件连线图,我们可以分析出该存储器的地址分配范围如下。
(假设只考虑16位地址)
地址码芯片的地址范围对应芯片编号
A15A14A13A12A11A10A9...A0
000100001000H
:
:
2716-1
0001011117FFH
000110001800H
:
:
2716-2
000111111FFFH
001000002000H
:
:
2716-3
0010011127FFH
001010002800H
:
:
2716-4
001011112FFFH
001100003000H
:
:
2114-1
0011001133FFH
001110003800H
:
:
2114-2
001110113BFFH
习题与思考:
• 试画出容量为2K*8的RAM连接图(CPU用8088,RAM用2114,RAM地址区
为0800H~0FFFH)。
• 试画出容量为8K*8的ROM连接图(CPU用8086,EPROM用2716,ROM地址
区从4000H开始)。
• 一台8位微机系统(CPU为8088)需扩展内存16K,其中ROM为8K,RAM为
8K。
ROM选用EPROM2716,RAM选用2114,地址空间从0000H开始,要求ROM
在低地址,RAM在高地址。
试画出存储器组构图,并写出各芯片的存储分配范围。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机 原理 作业