第04篇习题.docx

第04篇习题.docx

《第04篇习题.docx》由会员分享，可在线阅读，更多相关《第04篇习题.docx（16页珍藏版）》请在冰豆网上搜索。

第04篇习题

专业班级学号姓名

4.1存储器的层次结构

一、单项选择题

题号

1

2

3

4

5

6

7

8

9

10

答案

题号

11

12

13

14

15

16

答案

一、单项选择题

1.【2020年运算机联考真题】

以下各类存储器中，不采纳随机存取方式的是（）。

A．EPROMB.CD-ROMC.DRAMD.SRAM

2.磁盘属于（）类型的存储器

A．随机存取存储器（RAM）B.只读存储器（ROM）

C．顺序存取存储器（SAM）D.直接存取存储器

3.存储器的存取周期（）。

A.存储器的读出时刻

B.存储器的写入时刻

C.存储器进行持续读或写操作所许诺的最短时刻距离

D.存储器进行一次读或写操作所需的平均时刻

4.主存储器速度的表示中，存取时刻（Ta）和存取周期（Tc）的关系表述正确的选项是（）。

A.Ta>TcB.Ta

D.Ta>Tc或Ta

5设机械字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是（）。

A.224B.223C.222D.221

6.相联存储器是按（）进行寻址的存储器。

A.地址指定方式

B.堆栈存储方式

C.内容指定方式和堆栈存储方式相结合

D.内容指定方式和地址指定方式相结合

7.某运算机系统，其操作系统保留在硬盘上，其内存储器应该采纳（）。

A.RAMB.ROM

C.RAM和ROM

8.在以下几种存储器中，CPU不能直接访问的是（）。

C.Cache

9.假设某存储器存储周期为250ns，每次读出16位，那么该存储器的数据传输率是（）。

A.4×l06B/sB.4MB/sC.8×106B/sD.8×220B/s

10.设机械字长为64位，存储容量为128MB,假设按字编址，它可号址的单元个数是（）。

A.16MBB.16MC.32MD.32MB

11.运算机的存储器采纳分级方式是为了（）。

A.方便编程B.解决容量、速度、价钱三者之间的矛盾

C.保留大量数据方便

12.运算机的存储系统是指（）。

A.RAMB.ROM

C.主存储器D.Cache、主存储器和外存储器

13．在多级存储体系中，“Cache—主存”结构的作用是解决（）的问题。

14.（）存储结构对程序员是透明的。

C.操纵寄放器

15.存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是（）。

A.寄放器—主存—Cache—辅存B.寄放器—主存—辅存—Cache

C.寄放器—Cache—辅存—主存D.寄放器—Cache—主存—辅存

16.在Cache和主存组成的两级存储体系中，主存与Cache同时访问,Cache的存取时刻是100ns,主存的存取时刻是1000ns,若是希望有效（平均）存取时刻不超过Cache存取时刻的115%，那么Cache的命中率至少应为（）。

A.90%B.98%C.95%D.99%

二、综合应用题

1.某个两级存储器系统的平均访问时刻为12ns，改存储器系统中顶层存储器的命中率为90%，访问时刻是5ns，问：

该存储器系统中底层存储器的访问时刻是多少？

（假设采纳同时访问两层存储器的方式）？

2.CPU执行一段程序时，Cache完成存取的次数1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。

设主存与Cache同时访问，试问：

1）Cache/主存系统的效率。

2）平均访问时刻。

一、单项选择題

题号

1

2

3

4

5

6

7

8

9

10

答案

题号

11

12

13

14

15

答案

1.某一SRAM芯片，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最小数量为（）。

A.21B.22C.23D.24

2.某存储器容量为32Kxl6位，那么（）。

A.地址线为16根，数据线为32根

B.地址线为32根，数据线为16根

C.地址线为15根，数据线为16根

D.地址线为15根，数据线为32根

3.假设RAM中每一个存储单元为16位,那么下面所述正确的选项是（）。

A.地址线也是16位B.地址线与16无关

C.地址线与16有关D.地址线不得少于16位

4.DRAM的刷新是以（）为单位的。

A.存储单元

C.列D.存储字

5.动态RAM采纳以下哪一种刷新时，不存在死时刻（）。

A.集中刷新B.分散刷新

C.异步刷新D.都不对

6.下面是有关DRAM和SRAM存储器芯片的表达：

I.DRAM芯片的集成高

II.DRAM芯片的本钱比SRAM高

．DRAM芯片的速度比SRAM快

.DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新

通常情形下，错误的选项是（）。

A.I和IIB.II和

C.

和IVD.I和IV

7.以下说法中，正确的选项是（）。

A.半导体RAM信息可读可写，且断电后仍能维持经历

B.DRAM是易失性RAM,而SRAM中的存储信息是不易失的

C．半导体RAM是易失性RAM,但只要电源不断电，所存信息是不易失的'

D.半导体RAM是非易失性的RAM

8.关于SRAM和DRAM,以下表达中正确的选项是（）。

A.通常SRAM依托电容暂存电荷来存储信息，电容上有电荷为1，无电荷为0

B.DRAM依托双稳态电路的两个稳固状态来别离存储0和1

C.SRAM速度较慢，但集成度稍高；DRAM速皮稍快，但集成度低

D.SRAM速度较快，但集成度稍低；DRAM速度稍慢，但集成度高

9.某一DRAM芯片，采纳地址复用技术，其容量参1024x8位，除电源和接地端外，该芯片的引脚数最少是（）。

A.16B.17C.19D.21

10.【2020年运算机联考真题】

以下有关RAM和ROM的表达中，正确的选项是（）。

I.RAM是易失性存储器，ROM是非易失性存储器

II.RAM和ROM都是采纳随机存取的方式进行信息访问

III.RAM和ROM都可用做Cache

IV.RAM和ROM都需要进行刷新

A．仅I和IIB.仅II和III

C.仅I、II和IIID.仅II、III和IV

11.【2021年运算机联考真题】

以下关于闪存（FlashMemory）的表达中，错误的选项是（）。

A.信息可读可写，而且读、写速度一样快

B.存储元由MOS管组成，是一种半导体存储器

C．掉电后信息不丢失，是一种非易失性存储器

D.采纳随机访问方式，可替代运算机外部存储器

12.以下几种存储器中，（）是易失性存储器。

A．CacheB.EPROMC.FlashMemoryD.CD-ROM

13.U盘属于（）类型的存储器。

A.高速缓存B.主存

C．只读存储器

14.某运算机系统，其操作系统保留于硬盘上，其内存储器应该采纳（）。

A．RAMB.ROM

C.RAM和ROMD.均不完善

15.以下说法正确的选项是（）

A.EPROM是可改写的，故而能够作为随机存储器

B.EPROM是可改写的，但不能作为随机存储器

C.EPROM是不可改写的，故而不能作为随机存储器

D.EPROM只能改写一次，故而不能作为随机存储器

二、综合应用題

1.在显示适配器中，用于寄存显示信息的存储器称为刷新存储器，它的重要性能指标是带宽。

具体工作中，显示适配器的多个功能部份要争用刷新存储器的带宽。

设总带宽50%用于刷新屏幕，保留50%带宽用于其他非刷新功能，且采纳分辨率为1024×768像素，颜色深度为3B,刷新频率为72Hz的工作方式。

1）试计算刷新存储器的总带宽。

2）为达到如此高的刷新存储器带宽，应采取何种技术方法?

2.—个1K×4位的动态RAM芯片，假设其内部结构排列成64x64形式，且存取周期为0.1μs。

1）假设采纳分散刷新和集中刷新（即异步刷新）相结合的方式，刷新信号周期应取多少？

2）假设采纳集中刷新，那么对该存储芯片刷新一遍需多少时刻？

死时刻率是多少?

4.3主存储器与CPU的连接

一、单项选择题

题号

1

2

3

4

5

6

7

8

9

10

答案

题号

11

12

13

14

答案

1.【2020年运算机联考真题】

某运算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。

先要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，那么需要上述规格的ROM芯片数和RAM芯片数别离是（）。

A.一、15B.二、15C.一、30D.二、30

2.【2020年运算机联考真题】

假定用假设干个2K×4位的芯片组成一个8K×8位的存储器，那么地址0B1FH所在芯片的最小地址是（）。

A.0000HB.0600HC.0700HD.0800H

3.【2020年运算机联考真题】

某运算机存储器按字节编址，主存地址空间大小为64MB，现用4Mx8位的RAM芯片组成32MB的主存储器，那么存储器地址寄放器MAR的位数至少是（）。

A.22位B.23位C.25位D.26位

4.用存储容量为16K×1位的存储器芯片来组成一个64Kx8位的存储器，那么在字方向和位方向别离扩展了（）倍。

A．4、2B.八、4C.二、4D.4、8

5.80386DX是32位系统，以4个字节为编址单位，当在该系统顶用8KB（8K×8位）的存储芯片构造32KB的存储体时，应完成存储器的（）设计。

D.字位均不扩展

6.某运算机字长为16位，存储器容量为256KB，CPU按字寻址，其寻址范围是（）。

A．0~219-1B.0~220-1C.0~218-1D.0~217-1

7.4个16K×8位的存储芯片，可设计为（）容量的存储器。

A.32K×16位B.16K×16位C.32K×8位D.8K×16位

8.16片2K×4位的存储器能够设计为（）存储容量的16位存储器。

A.16KB.32KC.8KD.2K

9．设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片组成该机的主存储器，那么该机主存最多需要（）片如此的存储芯片。

A.256B.512C.64D.128

10.地址总线A0（高位）~A15（低位），用4K×4位的存储芯片组成16KB存储器，那么产生片选信号的译码器的输入地址线应该是（）。

A.A2A3B.A0A1C.A12A13D.A14A15

11.假设内存地址区间为4000H~43FFH，每一个存储单元可存储16位二进制数，该内存区域用4片存储器芯片组成，那么组成该内存所用的存储器芯片的容量是（）。

A.512×16bitB.256×8bitC.256×16bitD.1024×8bit

12.内存按字节编址，地址从9000H到CFFFFH，假设用存储容量为16K×8位芯片组成该内存，至少需要的芯片数是（）。

A.2B.4C.8D.16

13.假设片选地址为111时，选定某一32K×16的存储芯片工作，那么该芯片在存储器中的首地址和末地址别离为（）。

A.00000H,01000HB.38000H,3FFFFH

C.3800H，3FFFHD.OOOOH，0100H

二、综合应用題

1.主存储器的地址寄放器和数据寄放器各自的作用是什么?

设一个1MB容量的存储器，字长为32位，问:

1）按字节编址，地址寄放器和数据寄放器各几位？

编址范围为多大？

.

2）按字编址，地址寄放器和数据寄放器各几位？

编址范围为多大?

2.用一个512K×8位的Flash存储芯片组成一个4M×32位的半导体只读存储器，存储器按字编址，试回答以下问题：

1）该存储器的数据线数和地址线数别离为多少？

2）共需要几片如此的存储芯片？

3）说明每根地址线的作用。

3.有一组16K×16位的存储器，由1Kx4位的DRAM芯片组成（芯片是64×64结构）。

问：

1）共需要多少RAM芯片？

2）采纳异步刷新方式，如单元刷新距离不超过2ms,那么刷新信号周期是多少？

4.设有32片256K×1位的SRAM芯片。

回答以下问题：

1）采纳位扩展方式能够组成多大容量的存储器？

2）若是采纳32位的字编址方式，该存储器需要多少地址线？

3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和操纵信号—M—R—E—Q、—W—E。

5.某机主存空间为64KB，I/O空间与主存单元统一编址，I/O空间占用1KB，范围为FC00H~FFFFH。

可选用8K×8位和1K×8位两种SRAM芯片组成主存储器，—R—D和—W—R别离为系统提供的读写信号线。

画出该存储器逻辑图，并标明每块芯片的地址范围。

6.设CPU有16根地址线，8根数据线，并用—M—R—E—Q作为访存操纵信号（低电平有效）,用—W—R作为读/写操纵信号（高电平为读，低电平为写）。

现有以下存储芯片：

1K×4位RAM，4K×8位RAM,8K×8位RAM,2K×8位ROM,4K×8位ROM，8K×8位ROM及74LS138译码器和各门电路。

画出CPU与存储器的连接图，要求：

1）主存地址空间分派：

6000H~67FFH为系统程序区；6800H~6BFFH为用户程序区。

2）合理选用上述存储芯片，说明各选几片？

3）详细画出存储芯片的片选逻辑图。

4.4高速缓存存储器

一、单项选择题

题号

1

2

3

4

5

6

7

8

9

10

答案

题号

11

12

13

14

答案

1.在高速缓存系统中，主存容量为12MB，Cache容量为400KB，那么该存储系统的容量为

（）。

A．12MB+400KBB.12MB

C.12MB~12MB+400KBD.12MB-400KB

2.【2020年运算机联考真题】

假设某运算机的存储系统由Cache和主存组成，某程序执行进程中访存1000次，其中访问Cache缺失（未命中）50次，那么Cache的命中率是（）。

A.5%B.9.5%C.50%D.95%

3.【2020年运算机联考真题】

某运算机的Cache共有16块，采纳二路组相联映射方式（即每组2块）。

每一个主存块大小为32字节，按字节编址，主存129号单元所在主存块应装入到的Cache组号是（）。

A.0B.2C.4D.6

4.【2021年运算机联考真题】

假设某运算机按字编址，Cache有4个行，Cache和主存之间互换的块大小为1个字。

假设Cache的内容初始为空，采纳2路组相联映射方式和LRU替换策略。

访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时，命中Cache的次类是（）。

A.1B.2C.3D.4

5.当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache，

在此进程中传送和写入信息的数据宽度各为（）.

A．块、页B.字、字C.字、块，D.块、块

6.在写操作时，对Cache与主存单元同时修改的方式称做（），假设每次只临时写入Cache、直到替换时才写入主存的方式称做（）。

A.全写法C.写一次法D.都不对

7.关于Cache的更新策略，以下说法正确的选项是（）。

A.读操作时，全写法和写回法在命中时应用

B.写操作时，写回法和按写分派法在命中时应用

C.读操作时，全写法和按写分派法在失效时应用

D.写操作时，按写分派法、不按写分派法在失效时应用

8．某虚拟存储器系统采纳页式内存治理，利用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时刻单位中完成）：

18178272183821317137

假定内存容量为4个页面，开始时是空的，那么页面失效率是（）。

A.30%B.5%C.1.5%D.15%

9.某32位运算机的Cache容量为16KB，Cache行的大小为16B，假设主存与Cache地址映像采纳直接映像方式，那么主存地址为0xl234E8F8的单元装入Cache的地址是（）。

10．在Cache中，经常使用的替换策略有：

随机法（RAND）、先进先出法（FIFO）、近期最少使I用法（LRU）,其中与局部性原理有关的是（）。

A．随机法（RAND）B.先进先出法（FIFO）

C．近期最少利用法（LRU）D.都不是

11.某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，当主存地址和Cache地址采纳直接映像方式时，地址映射表的大小应为（）。

（假设不考虑一致保护和替换算法位）

A.6×4097bitB.64×12bit

C.6×4096bitD.64×13bit

12.有效容量为128KB的Cache,每块16字节，采纳8路组相联。

字节地址为1234567H的

单元调入该Cache，那么其Tag应为（）。

A.1234HB.2468H

C.048DHD.12345H

13.有一主存一Cache层次的存储器，其主存容量为1MB，Cache容量为16KB，每字块有8

个字，每字32位，采纳直接地址映像方式，假设主存地址为35301H，且CPU访问Cache命中，那么在Cache的第（）（十进制表示）字块中（Cache起始字块为第0字块）。

A.152B.153C.154D.151

14.假设由高速缓存、主存、硬盘组成的三级存储体系，那么CPU访问该存储系统时发送的地址

为（）。

A．高速缓存地址B.虚拟地址

C.主存物理地址D.磁盘地址

二、综合应用题

1.某运算机的主存地址位数为32位，按字节编址。

假定数据Cache中最多寄存128个主存块，采纳四路组相联方式，块大小为64B，每块设置了1位有效位。

采纳一次性写回策略，为此每块设置了1位“脏”位。

要求：

1）别离指出主存地址中标记（Tag）、组号（Index）和块内地址（Offset）三部份的位置和位数。

2）计算该数据Cache的总位数.

2．【2020年运算机联考真题】

某运算机的主存地址空间大小为256MB,按字节编址。

指令Cache和数据Cache分离，均有8个Cache行，每一个Cache行大小为64B，数据Cache采纳直接映射方式。

现有两个功能相同的程序A和B，其伪代码如下所示：

程序A:

程序B:

:

inta[256][256]inta[256][256]

…………

intsum_array1（）intsum_array1（）

{{

inti,j,sum=0;inti,j,sum=0

for（i=0;i<256;i++）for（i=0;i<256;i++）

for（j=0;j<256;j++）for（j=0;j<256;j++）

sun+=a[i][j];sun+=a[i][j];

returnsum;returnsum;

}}

假定int类型数据用32位补码表示，程序编译时，i、j和sum均分派在寄放器中，数组a按行优先方式寄存，其首地址为320（十进制数）。

请回答以下问题，要求说明理由或给出计算进程I

1）假设不考虑用于Cache—致性保护和替换算法的操纵位，那么数据Cache的总容量为多少？

2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号别离是多少（Cache行号从0开始）？

3）程序A和B的数据访问命中率各是多少？

哪个程序的执行时刻更短？

3．有一Cache系统，字长为16位，主存容量为16字×256块，Cache的容量为16字×8块。

采纳全相联映射，求：

1）主存和Cache的容量各为多少字节？

主存和cache的字地址各为多少位？

2）若是原先已经依次装入了5块信息，问字地址为338H所在的主存块将装入Cache块的块号及在Cache中的字地址是多少位？

3）若是块表中地址为1的行中标记着36H的主存块号标志，Cache块号标志为5H,那么在CPU送来主存的字地址为368H时是不是命中？

若是命中，现在Cache的字地址为多少？

4.某个Cache的容量大小为64KB，行长为128B，且是四路组相联Cache,主存利用32位址，按字节编址。

那么

1）该Cache共有多少行？

多少组？

2）该Cache的标记阵列中需要有多少标记项？

每一个标记项中标记位长度是多少？

3）该Cache采纳LRU替换算法，假设当该Cache为写直达式Cache时，标记阵列总共需要多大的存储容量？

写回式又该如何？

（提示：

四路组相联Cach