09年国赛F题设计论文.docx
- 文档编号:24070644
- 上传时间:2023-05-24
- 格式:DOCX
- 页数:13
- 大小:314.57KB
09年国赛F题设计论文.docx
《09年国赛F题设计论文.docx》由会员分享,可在线阅读,更多相关《09年国赛F题设计论文.docx(13页珍藏版)》请在冰豆网上搜索。
09年国赛F题设计论文
数字幅频均衡功率放大器设计报告
09年国赛F题(19组)
摘要:
本文给出了以FPGA芯片EP2C8为核心的数字幅频功率放大器的设计与实验结果。
该系统由前置放大、带阻网络、数字幅频均衡和低频功率放大电路四个模块构成,模拟信号经前置放大、带阻网络后,经模数转换用数字带通滤波器实现数字幅频均衡,然后由DA转换后由低频功率放大电路放大,达到了题目要求的指标,其他部分扩展了功率电平显示与正弦波发生器电路。
关键词:
前置放大带阻网络幅频均衡低频功放
1方案论证与设计
本系统主要由前置放大、带阻网络、数字幅频均衡和低频功率放大电路构成,其组成框图如图1所示:
图1数字幅频均衡功率放大器组成框图
1.1前置放大电路设计方案
方案一:
使用分立元件搭建放大电路,这种方法不容易实现,且容易受到干扰,也很难达到题目所要求的频带范围。
方案二:
利用NE5532完成前置放大,利用两级放大达到400倍的要求,经测量其带款满足-1dB通频带为20Hz~20kHz的要求。
方案选择:
根据题目要求和实现的容易程度及准确度,我们选择方案二。
1.2数字幅频均衡电路设计方案
模数及数模转换的方案
题目要求最高信号频率为20KHz,根据奈奎斯特采样定理采样频率至少要达到信号频率的两倍,若取三倍的话,采样频率应达到60KHz。
方案一:
用AD、DA芯片如TLC5510、THS5651等器件。
方案二:
用单片机自带的AD、DA来实现,例如用凌阳单片机。
方案选择:
方案一数字处理速度快,适用于大容量信号的处理。
方案二凌阳单片机内部的AD处理速度慢,内部RAM小,不适合大量数据的运算,故选择方案一。
数字幅频均衡方案
方案一:
测出带阻网络的幅频特性,利用multism设计工具得出带通滤波器的系数,用FPGA实现带通FIR数字滤波器,由此对信号进行补偿。
方案二:
利用AD采样带阻网络的输出波形,将模拟信号转换为数字信号并存储,再通过快速傅里叶变换FFT将其转换为频域信号,以10KHz频率的幅度为基准与其余频点的幅度作比较,进行频率补偿,然后将各频点作快速傅里叶逆变换IFFT后由DA输出。
方案选择:
方案一的优点是数据计算量较小,缺点是带通滤波器难以做到对带阻滤波器的衰减完全补偿。
方案二的优点是可对全频带进行补偿,缺点是数据的存储计算量大,根据可实行性,我们选择方案一。
1.3功率放大电路设计方案
方案一:
甲类放大器,可由单管或推挽工作,甲类放大器的优点是无交越失真和开关失真,理论效率50%。
方案二:
采用乙类放大电路,管耗小,静态电流为零,优点是效率较高,理论效率为78.5%,缺点是因推挽功放管有一段工作在非线性区域内,有交越失真。
方案三:
采用D类放大电路,效率最高,容易满足本题效率指标,在节能方面运用广泛,而且体积小,缺点是电路稍复杂,需用低通滤波器,设计、制作工作量大。
我们选方案二与方案一的折中即甲乙类放大器,在低电平驱动时,放大器为甲类工作,当提高驱动电平时,转为乙类工作。
随着输出功率的增大,效率也增高。
前置放大采用集成电路,功率放大输出级采用分立元件构成的OCL电路,整个功放级采用大环电压负反馈减少失真。
2电路与程序设计
根据赛题要求的任务,该数字幅频均衡功率放大器包括前置放大、带阻网络、数字幅频均衡和低频功率放大四个模块,由于四个模块相对独立,以下分别对其进行原理分析与电路设计。
2.1前置放大
前置放大器主要完成小信号的电压放大任务,其失真度和噪声对系统的影响最大,是应该优先考虑的指标。
本放大电路选用芯片NE5532。
第一级放大倍数:
调节电位器R1
第二级放大倍数:
调节电位器R2,使两级的放大倍数为500倍
总放大倍数为500倍,满足题目要求。
由于运放构成的放大电路输出电阻很小,接近与0欧姆,所以在放大器输出端串联R14,使输出电阻为600欧。
前置放大电路如图2所示:
图2前置放大电路图
2.2带阻网络
根据市面能买到的元件,设计阻带网络参数如图3所示。
根据RLC谐振原理,该帯阻网络有三相同的个谐振点,谐振频率计算方程为:
实际选用器件参数为C=2.2uF,L=3Mh.
经计算
=1.959kHZ.实际电路图如图3所示:
图3带阻网络电路图
由仿真结果得:
谐振频率约为1.93kHz。
f=10kHz时,衰减为11.3Db;f=1.93kHz时,衰减为57.3Db。
符合以10kHz为基准,衰减大于等于10dB的要求。
2.3数字幅频均衡
本设计的数字均衡器用FIR数字滤波器来实现。
为了进行补偿根据带阻网络的传递函数H(s)使用DSPBuilder设计一个与带阻网络的传递函数相反的16阶的FIR带通滤波器。
其系统函数可以记为H(z)=
;
其中M是FIR滤波器的零点数,即延时阶数。
其输出序列满足下列等式:
Y(n)=
;
其中x(n)时输入采样序列,h(i)是滤波器系数,L是滤波器的系数长度,y(n)表示滤波器的输出序列。
滤波器结构如图4所示:
图4滤波器结构图
2.4低频功放
功率放大电路的主要任务是,在允许的失真限度内,尽可能高效率的向负载提供足够大的功率。
功率放大电路的基本要求是:
输出功率要大,输出功率PO=UO×IO,要获得大的输出功率,不仅要求输出电压高,而且要求输出电流大。
因此要考虑MOS管的极限参数,注意MOS管的安全。
效率要高.放大信号的过程就是MOS管按照输入信号的变化规律,将直流电源提供的能量转换为交流能量的过程,其转换效率为负载上获得的信号功率和电源供给的功率之比值。
功放级电路(如图5)主要由NE5532和功率末级的两对大功率MOS管构成,NE5532主要完成电压放大任务,接成大环电压负反馈形式。
放大倍数为
VR2/R3。
为了使流经输出管的漏极直流电流更加稳定,在两支输出管的源极电路都串联了一支0.22欧(5W)的源极电阻。
图5低频功放电路图
最大不失真输出电压的有效值:
设饱和管压降:
最大输出功率:
电源VCC提供的电流:
电源在负载获得最大交流功率时所消耗的平均功率等于其平均电流和电源电压之积,
转换效率
在理想情况下不考虑饱和管压降
,但实际中大功率管的饱和管压降常为2~3V,因而一般情况下都不能忽略饱和管压降。
实际效率都比此理论值低。
根据题目要求,输出功率为Po=10W,由于负载为8欧,则正弦波幅值为
Vom=
=
=12.65V
从提高效率考虑,MOS管饱和压降2.5V,功放级电源越接近17.6V越好,但考虑到管压降等因素,选用了正负20V电源。
本电路工作接近乙类,则效率为
η=
=
×
≈65.4%
末级MOS功放管选用本地可购得的IFR540与IFR9540,IFR540主要参数为VDS=100V,PD=85W,ID=22A;IFR9540主要参数为PD=140W,ID=-23A.VDSS=-100V。
主要参数可以满足要求。
调整VR1使得输出直流电位为零,正、负放大电路对称,包括电源值的对称,以减少失真。
3软件设计与流程
本设计以Altera公司生产的CycloneII系列FPGA芯片EP2C8为核心,AD模块采用TI公司的TLC5510,分辨率为8位,转换速率是20MSPS,采用半闪速结构,内建采样保持电路。
DA模块采用TI公司的THS5651,芯片边缘触发输入锁存器和一个1.2V温度补偿带隙基准提供一个完整的单片数模转换器解决方案。
数字电源范围为3V至5.5V的COMS逻辑系列。
最小的数据输入的建立和保持时间允许,方便的接口与外部逻辑。
图6软件流程图
4系统测试与误差分析
元器件清单:
NE5532﹑TLC5510﹑THS5651﹑EP2C8FPGA
测试仪器:
双踪示波器YB4320C、信号发生器YB4320、四位半万用表
4.1前置放大电路的测量
测试条件:
输入交流信号,频率为20-20KHz,有效值为5mV
测试结果
频率(KHz)
0.02
1
5
10
15
20
输出(V)
1.952
2.001
1.994
1.980
1.952
1.937
误差δ
2.42%
0.05%
0.30%
1.00%
2.40%
3.2%
4.2带阻网络的测量
测试条件:
Rl=560欧Vi(rms)=4V
频率(Hz)
20
100
300
500
800
1k
1.5
1.9
Vo(v)
0.509
1.103
0.778
0.566
0.389
0.319
0.226
0.212
2k
2.1
2.5
3k
4K
6k
10k
15k
20k
0.209
0.212
0.231
0.268
0.353
0.516
0.791
1.025
1.173
以10k为基准,2k处衰减11.56dB,符合大于等于10dB的要求。
4.3功率放大电路的测量
测试条件:
输入正弦波信号(有效值5MV),负载8欧,供电电源±20V,在频率范围为1HZ-30KHZ内抽取足够多的测试点,进行-3DB通频带的测试:
功率放大电路通频带测试
频率(Hz)
20
100
200
500
1K
5K
10K
20K
Vpp(v)
26.8
26.6
26.4
26.2
26.2
25.9
25.6
25
Vo+(v)
13.6
13.4
13.4
13.2
13.2
13.1
13.0
12.5
Vo-(v)
13.2
13.2
13.0
13.0
13.0
12.8
12.6
12.2
功率放大电路效率测试
频率(Hz)
20
100
200
500
1K
5K
10K
20K
Vpp(v)
26.8
26.6
26.4
26.2
26.2
25.9
25.6
25
I(A)
1.16
1.14
1.14
1.14
1.13
1.12
1.11
1.03
P(W)
11
10.72
10.64
10.55
10.46
10.25
10.04
9.1
I+(A)
0.6
0.6
0.56
0.6
0.55
0.52
0.53
0.51
I-(A)
0.6
0.6
0.55
0.5
0.58
0.52
0.52
0.50
P(W)
16.97
16.97
15.69
15.55
15.9
14.7
14.84
14.28
效率
64.8%
63.2%
67.8%
68.1%
65.8%
69.7%
68.3%
63.7%
附件一:
总体电路图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 09 年国赛 设计 论文