大学数字电子课程设计论文盲人报时钟.docx

大学数字电子课程设计论文盲人报时钟.docx

《大学数字电子课程设计论文盲人报时钟.docx》由会员分享，可在线阅读，更多相关《大学数字电子课程设计论文盲人报时钟.docx（16页珍藏版）》请在冰豆网上搜索。

大学数字电子课程设计论文盲人报时钟

一.设计目的

1.进一步掌握各芯片的逻辑功能及使用方法。

2.进一步熟悉集成电路的引脚安排。

3.进一步掌握数字钟的设计方法和和计数器相互级联的方法。

4.进一步掌握数字系统的设计和数字系统功能的测试方法。

5.进一步掌握数字系统的制作和布线方法。

二.设计要求

1．设计指标

Ø具有时、分、秒计时功能（小时1~12），要求用数码管显示。

Ø具有手动校时、校分功能。

Ø设有报时、报分开关。

当按报时开关时，能以声响数目告诉盲人。

当按报分开关时，同样能以声响数目告诉盲人，但每响一下代表十分钟（报时与报分的声响的频率应不同）。

2．设计要求

1.画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。

2.元器件清单。

3. 设计制作的进程，考虑电路及各控制信号的关系、测试、验证的顺序，写出自己的工作进程。

4.画出各功能模块的电路图，加上原理说明。

5. 画出总布局接线图（集成块按实际布局位置画，关键的连接单独应画出，集成块的引脚须按实际位置画，并注明名称。

）

6.描述设计电路的仿真运行结果和相关证明内容，如真值表、时序图、瞬态响应曲线等。

7.总结（设计过程中遇到的问题及解决办法、 课程设计过程体会、对课程设计内容、方式、要求等各方面的建议等）。

三.总体概要设计：

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

图1所示为数字钟的一般构成框图。

图1数字钟的组成框图

⑴振荡器电路　　

振荡器电路给数字钟提供一个频率稳定准确的1kＨz的脉冲，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

⑵分频器电路　　

分频器电路将1kＨz的高频方波信号经三个74LS160三次分频后得到1Hz的方波信号，可以供秒计数器进行计数。

分频器实际上也就是计数器。

⑶时间计数器电路　　

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器设计为12进制计数器。

⑷译码驱动电路　　

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸数码管　　

本设计采用的为ＬＥＤ数码管（共阴）。

四．各单元模块设计和分析

主体电路是功能部件或单元电路组成的，在设计这些电路或选择部件时，应尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或者都用CMOS集成电路。

整个系统手忙脚乱的器件种类应尽可能少。

本设计采用TTL集成电路。

下面介绍各功能部件与单元电路的设计。

１）555振荡器电路

振荡器是构成数字式时钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。

通常选用石英晶体构成振荡器电路。

一般来说，振荡器的频率超高，计时精度超高，走时越准确，如果精度要求不高也可以采用由逻辑门与RC组成的时钟源振荡器，或由集成电路定时器555与RC级成的多谐振荡器。

这里选用555定时器构成多谐振荡器。

振荡频率f=1024Hz。

电路及参数如图2所示

脉冲输出端

图2555振荡器电路图

２）分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。

例如，将32768Ｈz（215）的振荡信号分频为１ＨZ的分频倍数为32768，即实现该分频功能的计数器相当于１５极２进制计数器。

74LS161计数器最高位可以将32768ＨZ的信号分频为1KＨZ，而经过三个74LS161可以将它分为1HZ的信号。

如图3所示，可以直接实现振荡和分频的功能。

图374LS161分频电路图

３）时间计数单元

在设计计数器之前，先对74LS161芯片的引脚和功能作一些说明以及有关连接的知识

74LS161芯片说明

74LS161芯片

管脚图介绍：

时钟CP和四个数据输入端P0~P3

清零/MR

使能CEP，CET

置数PE

数据输出端Q0~Q3

以及进位输出TC.（TC=Q0·Q1·Q2·Q3·CET）

74LS161的功能真值表

CR

LD

CTpCTT

CP

D3D2D1D0

Q3Q2Q1Q0

0

X

XX

X

XXXX

0000

1

0

XX

D3D2D1D0

D3D2D1D0

1

1

X0

X

XXXX

保持

1

1

0X

X

XXXX

保持

1

1

11

XXXX

计数

下图是构成模M=2～2n-1进制计数器电路,其中控制PL的与非门输入端abcd和计数器输出端Q3、Q2、Q1、Q0连接如下表

模M=2～2n-1进制计数器电路

表一：

M=2～2n-1进制计数器连接表

M进制

a

b

c

d

2

Q1

1

1

1

3

Q0

Q1

1

1

4

Q2

1

1

1

5

Q0

Q2

1

1

6

Q1

Q2

1

1

7

Q0

Q1

Q2

1

8

Q3

1

1

1

9

Q0

Q3

1

1

10

Q1

Q3

1

1

时间计数单元有时计数、分计数和秒计数等几个部分。

时计数单元一般为12进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。

本设计采用两片74LS160来产生60进制和12进制，秒个位计数单元为１０进制计数器，本实验通过与非门74LS00连接来实现，秒十位计数单元为６进制计数器12通过与非门74LS00连接来实现，分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，如图4所示。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，所以在两块74LS160构成的100进制中截取12，就得在12的时候进行置数。

12进制计数功能的电路如图5所示。

图460进制计数器电路

图512进制计数器电路

4）译码驱动及显示单元

计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS48作为显示译码电路，选用八段共阴LED数码管作为显示单元电路，如图6所示。

图6译码驱动和显示电路

5）校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正。

通常，校正时间的方法是：

首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。

根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

图7所示为所设计的校时电路。

校时开关功能表

K2

K1

功能

0

0

计数

0

1

校分

1

0

校时

1——闭合，0——断开

在调时、调分的过程中，计数器间的CP脉冲被屏蔽掉，由单步脉冲代替CP输入；相反正常计时的时候，单步脉冲被屏蔽掉

图7单步脉冲电路

6）报时电路

本设计采用74LS193减法计数器实现报时功能，74LS193输入端与译码器输出端相连，报分开关控制74LS193置数端，开关闭合，74LS193对闭合时刻的初值进行减法计数，输出端通过一个四输入或门连至Cpu端，使计数器减至零时停止报时，保持此时刻状态。

由于报时部分时十位也须要报时，与报分部分相比，需加一个集成4位二进制加法器74283实现。

从而满足当按报时开关时，能以声响数目告诉盲人。

当按报分开关时，同样能以声响数目告诉盲人，但每响一下代表十分钟。

图8报分电路

图9报时电路

74LS193是双时钟4位二进制同步可逆计数器。

74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。

在RD=0、LD＝1的条件下，作加计数时,令CPD＝1,计数脉冲从CPU输入；作减计数时，令CPU＝1，计数脉冲从CPD输入。

此外，74LS193还具有异步清零和异步预置数的功能。

当清零信号RD＝1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当RD＝0,LD＝0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD端，称为异步预置数。

74ls193N引脚图

74LS193的功能表

清零

预置

时钟

预置数据

输入

输出

RD

LD

CPU

CPD

A

B

C

D

QA

QB

QC

QD

H

X

X

X

X

X

X

X

L

L

L

L

L

L

X

X

A

B

C

D

A

B

C

D

L

H

上升

H

X

X

X

X

加计数

L

H

H

上升

X

X

X

X

减计数

集成4位二进制加法器74283

管脚图介绍：

IC加减控制端（0加\1减）

CO进位端

A0-A4高位输入端

B1-B4低位输入端

S0-S4输出端

74283引脚图

74283功能表

五.电路的安装与调试

在完成了理论设计之后，我们并不能确定电路没有任何问题，所以下一步就是利用软件Proteus进行仿真，根据成功与否再进行修正之后，开始电路的安装和调试。

1、对各元器件进行测试，检查是否芯片存在问题。

在确认没有问题之后，就可以按照布线方案来进行布线了。

2、对电路整体布局，确定各电路的位置，插好集成电路芯片。

3、安装的555振荡电路。

并用一个发光二极管对输出进行检查，看看发光二极管是不是在闪烁，以及闪烁的频率与秒钟频率是否相符合。

4、安装驱动和计数模块。

先对所有器件接地以及接电源，因为这比较容易疏忽，大部分错误都出现在接地和接电源上；再对译码驱动电路和计数电路同时布线，但是，先只对一个显示管和一块74LS48和一块74LS161（秒的个位）安装，当验证产生的计数没有问题时，才进一步对它进行扩展，安装秒的十位，分的个位和十位，以及时的个位和十位，并进行检验。

这样做可以方便我们的检查，当装完了那么一个庞大的电路后，一旦哪里出错，进行检查就会看得眼花瞭乱，到最后自己也搞不清楚了。

5、按照理论设计，在MultisimProteus软件中验证电路检查布线是否正确，我们主要用示波器来检查。

6、安装的模块是校时模块。

接出如图7的电路然后和计数模块相连接。

7、安装报时电路，我所设计的电路是受网上的一个电路图的启发，自行设计改装而成的。

相对于其它同学设计的电路而言，更简洁使用的器件更少。

8、完成了布线的过程之后，就要对电路板进行综合的测试和检查，在这种情况下，自己有可能检查不出来错误，因为受到一开始思维的局限，所以多找别人帮忙检查，相互检查是最好的办法，这样检查的效率也相当的乐观！

六．总结

1.设计过程中遇到的问题及其解决方法。

1）对电路整体布局好后，后来因为想到不是很合理，又对电路进行了改动，将原来接74LS00的位置和接74LS161的位置对换，结果忘记拆掉原来74LS161接地的线，造成74LS00部分接地，使得输出为0，计数器不计数，我自己怎么也没有检查出来，后来请同学一眼就看出来了。

所以改动电路时要注意拆掉该拆的连线。

2）在检验电路中出现问题最多的就是接地没有接好或是接电源没接好，一般用示波器认真检查都能找出来。

所以接地是非常重要的。

3）在仿真后发现电路运行秒，分位都闪现60，时位闪现12，不满足要求，经检验，74LS161级联不应采用反馈归零法，改换置数发，满足要求。

七、设计体会

在设计数字钟的过程中，使我了解了集成电路芯片的型号命名规律，懂得了没有某种芯片时的替代方法，以及在网上查找电子电路资料的方法，掌握了各芯片的逻辑功能及使用方法，进一步熟悉了集成电路的引脚安排，掌握了数字钟的设计方法，进一步熟悉了数字系统的制作和布线方法，明白了数字钟的组成原理以及工作原理。

掌握了计数器的工作原理，以及计数器进制的组成方法和级联方法。

通过这次设计，使我明白了设计前要熟悉引脚功能和逻辑功能，只有这样在电路出错时才能准确找出来。

通过设计数字钟，使我深刻地体会到一点，要想轻松的设计出电路，就必须有理论知识作铺垫，这样才能思考周全，设计出来的电路才可能更加的完美。

由于有这次机会使我学过的软件派上了用场，比如我用到的仿真软件Multisim，使我对学习自动化专业软件的兴趣，今后我要抓住时间和机会学习更多的实用软件，培养动手能力，提高实际应用能力,成为一个应用性人才。

八．元器件清单

1．实验中所需的器材

九.参考文献和辅助软件工具

✧《数字电子技术基础》王义军主编中国电力出版社

✧《电子技术基础实验与综合实践教程》施金鸿,陈光明著北京航空航天大学出版社

✧电子电路网

✧Multisim10.0软件InteractiveImageTechnoligics简称IIT公司

十一、写在最后

最后特别感谢兰建军老师和门洪老师的指导：

每当遇到问题我自己不能解决,与同学讨论的结果又不能令我满意的时候,我就会打电话给两位老师寻求指导,通常两位老师都很忙,却依然得到当面指导,老师的一点提醒或解除我的疑虑、或能触发我的灵感,或给我做下一步的信心，因为有老师细心指导使我做起来显得很轻松愉快，在此谢谢。