电子芯片引脚.docx
- 文档编号:23968027
- 上传时间:2023-05-23
- 格式:DOCX
- 页数:18
- 大小:213.22KB
电子芯片引脚.docx
《电子芯片引脚.docx》由会员分享,可在线阅读,更多相关《电子芯片引脚.docx(18页珍藏版)》请在冰豆网上搜索。
电子芯片引脚
74LS90计数器是一种中规模二一五进制计数器,管脚引线如图3.6-1,功能表如表3.6-1所示。
表3.6-1 7490功能表
复位输入
输出
R1 R2 S1 S2
QDQCQBQA
H H L ×
H H × L
×× H H
X L × L
L × L ×
L × × L
× L L ×
L L L L
L L L L
H L L H
计 数
计 数
计 数
计 数
A.将输出QA与输入B相接,构成8421BCD码计数器;
B.将输出QD与输入A相接,构成5421BCD码计数器;
C.表中H为高电平、L为低电平、×为不定状态。
74LS90逻辑电路图如图3.6-1所示,它由四个主从JK触发器和一些附加门电路组成,整个电路可分两部分,其中FA触发器构成一位二进制计数器;FD、FC、FB构成异步五进制计数器,在74LS90计数器电路中,设有专用置“0”端R1、R2和置位(置“9”)端S1、S2。
3.2实验原理
1.集成异步计数器74LS90。
74LS90是异步二-五-十进制加法计数器,它既可以作二进制计数器,又可以作五进制和十进制加法计数器。
图3-1是它的逻辑符号。
图3-1
74LS90由四级主从JK触发器组成,因而在时钟脉冲上跳时计数,它的逻辑电路如图3-2所示。
图3-2
从图3-2可以看出,74LS90实际由两个独立的计数器组成,触发器0是一个独立的计数器,触发器1、2、3组成另一个独立的计数器。
通过不同的连接方式,74LS90可以实现四种不同的逻辑功能;而且还可借助R0
(1)、R0
(2)对计数器清零,借助S9
(1)、S9
(2)将计数器置9。
其具体功能详述如下:
S9
(1)、S9
(2)是直接置9端,
时,计数器输出Q3Q2Q1Q0为1001,R0
(1)、R0
(2)是直接置0端,在
和S9=0时,计数器置0。
整个计数器由两部分组成,第一部分是1位二进制计数器,CP0和Q0是它的计数输入和输出端;第二部分是一个五进制计数器,CP1是它的计数输入端,Q3、Q2、Q1是输出端。
如果将Q0、CP1相连接,并且计数脉冲从CP0输入,即成为NBCD码计数器,计数器的输出码序是Q3Q2Q1Q0;将Q3与CP0相接,计数脉冲从CP1输入,便成为5-4-2-1码十进制计数器,它的输出码序是Q0Q3Q2Q1。
2.集成异步计数器的自功能扩展
集成计数器的模M一般是固定的,但多数情况下,需将现有模为M的计数器连成所要求的N 计数器利用输出信号对输入端的不同反馈(有时需附加少量的门电路),可以实现器件最大计数进制以内的任意进制的计数器。 (1)复位法 复位法就是利用计数器的复位(清零)端,将现有计数器设计为任意进制的计数器。 下面通过分析说明设计方法。 一个模为M的计数器有M个独立状态,设这些状态的编号如下表所示。 而要设计的N进制计数器只有N(N 因异步计数器的清零方式均为异步方式,为此,需使计数器: ①在状态0~(N-1)时正常计数。 从而使计数器在CP信号作用下,状态按0、1、2、…(N-1)、N变化。 ②计数器在状态N时,自动产生清零信号加到清零端。 因而计数器一旦进入状态N便立即转入状态0,即状态N仅作为一过渡状态而不能作为独立状态而存在。 综①②所述,则计数器的循环序列为: 0、1、2、…(N-1),这样便将M进制计数器变成了N进制计数器。 图3-3是由74LS90构成的一个二进码的八进制计数器。 有时当使用多个(3个以上)计数器构成较大进制计数器时,为了克服器件速度的离散性,保证在反馈0信号作用下计数器可靠置0,可在反馈网络中接入一个(由与非门组成的)延迟电路来实现。 (2)置位法 用计数器的置位端,也可将M进制计数器变成N进制计数器。 为便于分析,将M进制计数器的状态编号重列于下表,若能使计数器在CP作用下,从状态(N-2)进入(M-1),则下一个CP信号到来,计数器便自动转入状态0,从而使计数器的循环状态为: 将M进制计数器变成了N进制计数器。 异步计数器均为异步置位方式,欲实现以上循环序列,只需使计数器: ①在状态0~(N-2)时,正常计数。 ②在状态(N-1)时,置位。 ③在状态(M-1)时,计数。 则计数器便在系列CP信号作用下,依表箭头所指方向循环,表中(N-1)状态实际上是一个不存在的过渡状态。 以上三点是设计的依据。 图3-4为由74LS90构成的一个二进码的七进制计数器。 图3-3图3-4 同样,当使用多个(3个以上)计数器构成较大进制计数器时,为了克服器件速度的离散性,保证在反馈0信号作用下计数器可靠置0,可在反馈网络中接入一个(由与非门组成的)延迟电路来实现。 3.异步计数器的级联 多片计数器以一定方式连接,可扩展计数范围,这就是计数器的“级联”。 异步计数器一般没有专门的进位信号输出端,通常可以用本级的高位输出信号驱动下一级计数器计数。 异步计数器的级联是串接方式,即将最低位计数器的计数输入端接计数脉冲,其它各位计数器的计数输入端接相邻低位计数器的进位输出端(下跳沿计数器),下面分两种情况讨论。 1.N等于10(或16)的n次幂 如果要计的数N=10n(或16n),仅需将n片十进制(或十六进制)计数器级联即可。 图3-5 图3-5是用二片74LS90连成的100进制计数器。 图中,各片74LS90均接成十进制计数器形式,计数器的级联为串接方式,其工作原理如下: 个位计数器74LS90 (1)CP0连接脉冲,经过译码显示可读出个位数。 74LS90 (2)的CP0接个位计数器的进位输出端Q3,当个位计数器的输出端由1001变为0000(即由十进制的9变为0)时,Q3端由1变为0,产生负跳变,使74LS90 (2)的数码加1。 即个位计数器每计满十个数,74LS90 (2)计一个数,因而74LS90 (2)的数码显示读出的是十位数。 由此可见,图中所示电路的计数范围是00~99,共包含100个数,所以是一个100进制计数器。 2.N不等于10(或16)的n次幂 在某些装置中,有时对计数电路有各种特殊要求,应根据要求进行专门设计。 例如,在以12小时为计数周期的数字钟中,要求时位的计数序列是1,2,…,11,12,1,…即必须使用特殊十二进制计数器,图3-6示出了用74LS90实现此功能的几种参考电路。 图3-6 若要计的数N不等于10(或16)的n次幂,电路组合的连接方式除计数器的清零端外,均与图3-5的连接方式相同。 而对各片计数器清零端的控制和前面介绍的异步计数器变为N进制计数器所用的复位法一样,即将状态为N时,计数器所有状态为1的输出端作为反馈信号引至清零端。 例如,要计的数N=12,可用两片十进制计数器74LS90实现,现确定各片的清零信号: 状态N=12时,十位计数器74LS90 (1)的输出端Q3Q2Q1Q0=0001(十进制的1);个位计数器74LS90 (2)输出Q3Q2Q1Q0=0010(十进制的2)。 将状态为1的所有触发器的输出端Q0、Q1经过反馈网络接到输入端,其它各端的连线同图3-5,具体连线见图3-6。 3.3 实验内容 1.用74LS90实现NBCD码计数器。 (1)画出连线电路图。 (2)按图接线,并将输出端接到数码显示器的相应输入端,验证在单CP脉冲作用下电路设计的正确性。 (3)在连续脉冲作用下,用示波器观察并记录CP、Q0、Q1、Q2和Q3的工作波形。 2.任意进制计数器设计方法 (1)采用脉冲反馈法(称复位法或置位法),可用74LS90组成任意模(M)计数器。 将任务1电路改接成一个二进码的六进制计数器,画出逻辑图,观察和记录电路的工作波形。 (2)当实现十以上进制计数器时,可将多片74LS90级联使用。 试用74LS90构成一个十二进制计数器,画出连线图,并测试各级输出波形。 74LS90功能表 通过不同的连接方式,74LS90可以实现四种不同的逻辑功能;而且还可借助R0 (1)、R0 (2)对计数器清零,借助S9 (1)、S9 (2)将计数器置9。 其具体功详述如下: (1)计数脉冲从CP1输入,QA作为输出端,为二进制计数器。 (2)计数脉冲从CP2输入,QDQLQH作为输出端,为异步五进制加法计数器。 (3)若将CP2和QA相连,计数脉冲由CP1输入,QD、QC、QB、QA作为输出端,则构成异步8421码十进制加法计数器。 (4)若将CP1与QD相连,计数脉冲由CP2输入,QA、QD、QC、QB作为输出端,则构成异步5421码十进制加法计数器。 (5)清零、置9功能。 a)异步清零 当R0 (1)、R0 (2)均为“1”;S9 (1)、S9 (2)中有“0”时,实现异步清零功能,即QDQCQBQA=0000。 b)置9功能 当S9 (1)、S9 (2)均为“1”;R0 (1)、R0 (2)中有“0”时,实现置9功能,即QDQCQBQA=1001. 74ls90是常用的二-五-十进制异步计数器,做八进制的就先把74ls90接成十进制的(CP1与Q0接,以CP0做输入,Q3做输出就是十进制的),然后用异步置数跳过一个状态达到八进制计数. 电子和单片机元件资料库里还有很多资料下载,欢迎到首页查找。 <74ls90引脚图> 以从000计到111为例.先接成加法计数状态,从下图中的74LS90功能表可知,在输出为1000时(既Q4为高电平时)把Q4输出接到R01和R02脚上(即异步置0),这个时候当计数到1000时则立刻置0,重新从0开始计.1000的状态为瞬时状态. <74LS90功能表> 状态转化图中是0000到0111是有效状态,1000是瞬时状态,跳转从这个状态跳回到0000的状态 Vcc8Q8D7D7Q6Q6D5D5QALE ┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐8位锁存器74LS373 │20191817161514131211│ )│ │12345678910│ └┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘ -OE1Q1D2D2Q3Q3D4D4QGND 74ls373是常用的地址锁存器芯片,它实质是一个是带三态缓冲输出的8D触发器,在单片机系统中为了扩展外部存储器,通常需要一块74ls373芯片, (1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态. 锁存端LE由高变低时,输出端8位信息被锁存,直到LE端再次有效。 当三态门使能信号OE为低电平时,三态门导通,允许Q0~Q7输出,OE为高电平时,输出悬空。 当74LS373用作地址锁存器时,应使OE为低电平,此时锁存使能端C为高电平时,输出Q0~Q7状态与输入端D1~D7状态相同;当C发生负的跳变时,输入端D0~D7数据锁入Q0~Q7。 51单片机的ALE信号可以直接与74LS373的C连接。 74ls373与单片机接口: 1D~8D为8个输入端。 1Q~8Q为8个输出端。 G是数据锁存控制端;当G=1时,锁存器输出端同输入端;当G由“1”变为“0”时,数据输入锁存器中。 OE为输出允许端;当OE=“0”时,三态门打开;当OE=“1”时,三态门关闭,输出呈高阻状态。 在MCS-51单片机系统中,常采用74LS373作为地址锁存器使用,其连接方法如上图所示。 其中输入端1D~8D接至单片机的P0口,输出端提供的是低8位地址,G端接至单片机的地址锁存允许信号ALE。 输出允许端OE接地,表示输出三态门一直打开。 4ls48bcd-七段译码器/驱动器 74LS48芯片是一种常用的七段数码管译码器驱动器,常用在各种数字电路和单片机系统的显示系统中,下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。 <74ls48引脚图> 74ls48引脚功能表—七段译码驱动器功能表 十进数 或功能 输入 BI/RBO 输出 备注 LT RBI DCBA a b c d e f g 0 H H 0000 H 1 1 1 1 1 1 0 1 1 H x 0001 H 0 1 1 0 0 0 0 2 H x 0010 H 1 1 0 1 1 0 1 3 H x 0011 H 1 1 1 1 0 0 1 4 H x 0100 H 0 1 1 0 0 1 1 5 H x 0101 H 1 0 1 1 0 1 1 6 H x 0110 H 0 0 1 1 1 1 1 7 H x 0111 H 1 1 1 0 0 0 0 8 H x 1000 H 1 1 1 1 1 1 1 9 H x 1001 H 1 1 1 0 0 1 1 10 H x 1010 H 0 0 0 1 1 0 1 11 H x 1011 H 0 0 1 1 0 0 1 12 H x 1100 H 0 1 0 0 0 1 1 13 H x 1101 H 1 0 0 1 0 1 1 14 H x 1110 H 0 0 0 1 1 1 1 15 H x 1111 H 0 0 0 0 0 0 0 BI x x xxxx L 0 0 0 0 0 0 0 2 RBI H L 0000 L 0 0 0 0 0 0 0 3 LT L x xxxx H 1 1 1 s9014,s9013,s9015,s9012,s9018系列的晶体小功率三极管,把显示文字平面朝自己,从左向右依次为e发射极b基极c集电极;对于中小功率塑料三极管按图使其平面朝向自己,三个引脚朝下放置,则从左到右依次为ebc,s8050,8550,C2078也是和这个一样的。 用下面这个引脚图(管脚图)表示: 三极管引脚图 ebc SM4205共阴,带dot(有待考证) 空 gf|ab ||||| f|--|b |__| e|g|c |__|. d ||||| ed|cdot com 7 6543210 dotgfedcba a f|--|b |__| e|g|c |__|. d LED段码表 共阳极: 不带小数点 DB0C0H,0F9H,0A4H,0B0H;0,1,2,3 DB99H,92H,82H,0D8H;4,5,6,7 DB80H,90H,88H, 83H;8,9,A,B DB0C6H,0A1H,86H, 8EH;C,D,E,F DB8CH,89H,0C7H ;P,H,L 共阴极: 不带小数点 ;0, 1, 2, 3, 4,5, 6, 7, DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H ;8, 9,A, B, C, D, E, F,灭 DB 7FH,6FH,77H,7CH,39H,5EH,79H,71H,00H 共阳: 带小数点 DB040H,079H,024H,030H;0,1,2,3 DB19H,12H,02H,058H;4,5,6,7 DB00H,10H,08H, 03H;8,9,A,B DB046H,021H,06H, 0EH;C,D,E,F DB0CH,09H,047H ;P,H,L 共阴: 带小数点 ;0, 1, 2, 3, 4, 5, 6, 7, DB 0B3FH,86H,0DBH,0CFH,0E6H,0EDH,0FDH,87H ;8, 9, A, B, C, D, E, F,灭 DB 0FFH,0EFH,0F7H,0FCH,0B9H,0DEH,0F9H,0F1H,80H DB 74ls00是常用的2输入四与非门集成电路,他的作用很简单顾名思义就是实现一个与非门。 Vcc4B4A4Y3B3A3Y ┌┴—┴—┴—┴—┴—┴—┴┐ __│141312111098│ Y=AB)│2输入四正与非门74LS00 │1234567│ └┬—┬—┬—┬—┬—┬—┬┘ 1A1B1Y2A2B2YGND <74LS00引脚图> 74LS00真值表: A=1B=1Y=0 A=0B=1Y=1 A=1B=0Y=1 A=0B=0Y=1 74ls00管脚图引脚图及逻辑功能表和封装
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子 芯片 引脚
![提示](https://static.bdocx.com/images/bang_tan.gif)