《通信原理》实验手册精编本1127第二版修正含第一版增补.docx
- 文档编号:23966159
- 上传时间:2023-05-23
- 格式:DOCX
- 页数:75
- 大小:836.19KB
《通信原理》实验手册精编本1127第二版修正含第一版增补.docx
《《通信原理》实验手册精编本1127第二版修正含第一版增补.docx》由会员分享,可在线阅读,更多相关《《通信原理》实验手册精编本1127第二版修正含第一版增补.docx(75页珍藏版)》请在冰豆网上搜索。
《通信原理》实验手册精编本1127第二版修正含第一版增补
《通信原理》实验手册
(精编本)
光电信息工程090060班
2011年11月27日第二版
第一章实验系统概述2
1.1概述2
1.2电路组成概述2
实验一模拟锁相环模块7
*实验二DBPSK传输系统实验30
第四章语音编码技术37
*实验一PCM编译码器系统37
实验二ADPCM编译码器系统42
实验三CVSD编码器和CVSD译码器系统46
注:
“*”表示实验报告内容。
第一章实验系统概述
1.1概述
通信原理综合实验系统中,涉及有数字调制解调技术、纠错编译码技术、语音编码技术、数字复接技术、基带传输技术、电话接口技术、数字接口技术等。
该系统将当今的核心技术和新器件融入通信原理课程,其具有以下特点:
1.先进性:
数字信号处理(DSP)技术+PFGA技术;
2.全面性:
通过这些测试接口,可以对每一种电路模块的功能和性能有一个全面的了解。
3.系统性:
每个电路测试模块可以放入多个系统中进行综合实验,
4.基础性:
与当今通信原理课程和教学大纲结合紧密;
5.使用性:
便于老师对实验内容的组织和实施。
1.2电路组成概述
在通信原理综合实验系统中,主要由下列功能模块组成:
1、显示控制模块
2、FPGA初始化模块
3、信道接口模块
4、DSP+FPGA处理模块
5、D/A模块
6、中频调制模块
7、中频解调模块
8、A/D模块
9、测试模块
10、汉明编码模块
11、汉明译码模块
12、噪声模块
13、电话接口(1、2)模块
14、DTMF(1、2)模块
15、PAM模块
16、ADPCM(1、2)模块
17、CVSD发模块
18、CVSD收模块
19、帧传输复接模块
20、帧传输解复接模块
21、AMI/HDB3码模块
22、CMI编码模块
23、CMI译码模块
24、模拟锁相环模块
25、数字锁相环模块
在该硬件平台中,模块化功能较强,其电路布局见图1.2.1所示。
对于每一个模块,在PCB板上均由白色线条将其明显分割开来,每个测试模块都能单独开设实验,便于教学与学习。
在通信原理综合实验系统中,电源插座与电源开关在机箱的后面,电源模块在该实验平台电路板的下面,它主要完成交流~220V到+5V、+12V、-12V的直流变换,给整个硬件平台供电。
在平台上具有友好的人机接口界面设计,学生可以通过键盘选择相应的工作模式与设置有关参数。
菜单可选择方式及设置参数1.3一节。
通信原理综合实验系统通过下面几个端口与外部进行连接:
1.JH02(实验箱左端同步口模块内):
同步数据接口方式。
该接口电平特性为RS422,通过该端口接收外部来的发送数据,并送入调制器中;同时将解调器解调之后的数据通过该端口送往外部设备。
在该接口中,还包括调制解
调器提供的收发时钟信号。
在使用RS422接口时需要通过菜单设置,选择调制器输入信号为“外部数据信号”。
2.K002(实验箱中上部左端的中频Q9连接器):
为中频发送信号连接器,调制后的中频信号通过该口对外输出,一般通过中频同轴电缆送入信道仿真平台(JH6001)或自环送到接收端设备。
3.JL02(实验箱中上部右端的中频Q9连接器):
从信道中来的中频信号(如加噪后的中频信号、无线衰落后的低中频信号)由该端口输入,送入解调模块中进行解调。
4.J007(数字测试信号输入)、J005(模拟测试信号输入)、J006(地)(在实验箱左端的信号输入接头):
为测试信号输入湍,用于向通信原理综合实验系统中送入各种测试信号。
测试信号的输入能否加入测试模块还与测试模块的跳线器设置有关,具体见测试步骤。
5.JF01、JG01:
标准异步数据端口A(JF01)和B(JG01)。
A到B的异步传输经过信道传输,B到A为直通方式。
通信原理综合实验系统接口布局见图1.2.2所示。
在通信原理综合实验系统中,为便于学习和实验,各项实验内容是以模块进行划分,每个测试模块可以单独开设实验。
各模块之间的系统连接见图1.2.3所示。
由图可以看出,在系统中通信双方的传输信道是不对称的。
从用户电话1向用户电话2的信号支路是以无线信道传输技术为主,信号流程为:
用户电话接口1→话音编码1→汉明纠错编码→信道调制→加噪信道→信道解调→汉明译码→话音解码2→用户电话接口2。
从用户电话2向用户电话1的信号支路是以有线信道传输技术为主,信号流程为:
用户电话接口2→话音编码2→信道复接→线路编码(HDB3/CMI)→线路译码→信道解复接→话音解码1→用户电话接口1。
这样设计实验系统的目的是为了在不增加成本的条件下最大限度的增加系统实验内容,加强学生的动手能力,便于将各测试模块放在不同系统中进行测试、比较,加强学生对各模块在系统中的地位、作用、性能的掌握,使学生对通信系统有一个较全面的了解,同时老师可以根据实验实际课时对实验项目进行组织和优化。
在每一个模块中,都有测试点与测试插座对应信号点的定义。
1.3通信原理实验箱用户使用说明书
在通信原理综合实验系统中,各模块的功能实现,需初始化不同的FPGA程序与数字信号处理DSP程序,并对它们进行一定的管理。
这些都是通过操作界面,让学生进行选择、控制。
在系统加电之后,系统按照上次关机前选择的模式进行初始化,在这期间DSP+FPGA模块中的初始化灯(DV01)熄灭。
当初始化完成之后,初始化灯亮。
在这之后大约经过5秒钟之后,完成相应模式参数的设置。
在这过程中,液晶显示器一直显示以下内容:
通信原理实验
完成初始化与参数设定后,液晶显示:
调制方式选择
之后,将等待学生的输入,学生必须按下箭头键(除复位键外,其它键将不起作用),将进入前一次学生选择的界面。
学生通过上、下箭头键进行下列菜单的选择:
菜单1:
调制方式选择(该菜单上只有下箭头和右箭头起作用)
菜单2:
FSK传输系统
菜单3:
BPSK传输系统
菜单4:
DBPSK传输系统
菜单5:
输入数据选择
菜单6:
外部数据信号
菜单7:
全1码
菜单8:
全0码
菜单9:
0/1码
菜单10:
特殊码序列
菜单11:
m序列
菜单12:
工作方式选择
菜单13:
匹配滤波
菜单14:
ADPCM
菜单15:
PCM(在该菜单上只有上箭头和左箭头起作用)
通过上下箭头,学生可以在菜单1到菜单15之间移动,对已选择的模式或参数的菜单打勾,否则显示小手。
如要选择某一种模式,当移至该菜单时按确认键即可。
当学生可在菜单2到菜单4任一菜单上进行确认时,系统对学生选择的模式进行初始化,在这期间左边的初始化灯(DV01)熄灭。
当初始化完成之后,初始化灯亮。
在这之后大约经过5秒钟,完成相应模式参数的设置,并且在该菜单上打勾。
菜单2-4是调制方式选择;菜单6-11是输入数据选择;菜单13是一个复选菜单:
第一次确认选择,第二次按确认则取消该参数的设置;菜单14-15是语音编码方式选择。
第二章
锁相环实验
实验一模拟锁相环模块
一、实验原理和电路说明
模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。
在系统工作中模拟锁相环将接收端的256KHz时钟锁在发端的256KHz的时钟上,来获得系统的同步时钟,如HDB3接收的同步时钟及后续电路同步时钟。
该模块主要由模拟锁相环UP01(MC4066)、数字分频器UP02(74LS161)、D触发器UP04(74LS74)、环路滤波器和由运放UP03(TEL2702)及阻容器件构成的输入带通滤波器(中心频率:
256KHz)组成。
在UP01内部有一个振荡器与一个高速鉴相器组成。
该模拟锁相环模块的框图见图2.1.1。
因来自发端信道的HDB3码为归零码,归零码中含有256KHz时钟分量,经UP03B构成中心频率为256KHz有源由带通滤波器后,滤出256KHz时钟信号,该信号再通过UP03A放大,然后经UP04A和UP04B两个除二分频器(共四分频)变为64KHz信号,进入UP01鉴相输入A脚;VCO输出的512KHz输出信号经UP02进行八分频变为64KHz信号,送入UP01的鉴相输入B脚。
经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端;WP01可以改变模拟锁相环的环路参数。
正常时,VCO锁定在外来的256KHz频率上。
模拟锁相环模块各跳线开关功能如下:
1、跳线开关KP01用于选择UP01的鉴相输出。
当KP01设置于1_2时(左端),选择异或门鉴相输出,环路锁定时TPP03、TPP05输出信号将存在一定相差;当KP01设置于2_3时(右端),选择三态门鉴相输出,环路锁定时TPP03、TPP05输出信号将不存在相差,详情请参见4046器件性能资料。
调整电位器WP01可以改变模拟锁相环的环路参数。
2、跳线开关KP021是用于选择输入锁相信号:
当KP021置于1_2时(HDB3:
左端),输入信号来自HDB3编码模块的HDB3码信号;当KP021置于2_3时(TEST:
右端)选择外部的测试信号(J007输入),此信号用于测量该模拟锁相环模块的性能。
在该模块中,各测试点的定义如下:
1、TPP01:
256KHz带通滤波器输出
2、TPP02:
隔离放大器输出
3、TPP03:
鉴相器A输入信号(64KHz)
4、TPP04:
VCO输出信号(512KHz)
5、TPP05:
鉴相器B输入信号(64KHz)
6、TPP06:
环路滤波器输出
7、TPP07:
锁定指示检测(锁定时为高电平)
注:
以上测试点通过JP01测试头引出,测量时请在测试引出板上进行。
JP01的排列如下图所示:
二、实验仪器
1、JH5001通信原理综合实验系统一台
2、20MHz双踪示波器一台
3、函数信号发生器一台
三、实验目的
1、熟悉模拟锁相环的基本工作原理
2、掌握模拟字锁相环的基本参数及设计
四、实验内容
准备工作:
将输入信号选择开关KP02设置在TEST位置,鉴相输出开关KP01设置在2_3位置(右端)。
1.VCO自由振荡频率测量
(1)将测试信号输入端口J007接地,把函数信号发生器方式设置为记数(频率计功能),闸门时间放在100ms或1s,测量TPP04监测点的VCO输出振荡频率f0。
记录闸门每次闪动的频率读数(其读数不太稳定)。
(2)求出VCO在频率512KHz时的短期频率稳定度(△f/f0)。
2.锁定状态观测
(1)用函数信号发生器从测试信号输入端口J007送入一个256KHz的TTL方波信号。
用示波器同时测量鉴相器输入A、B脚的波形TPP03、TPP05的相位关系。
环路锁定该两信号将不存在相差。
(2)将鉴相输出开关KP01设置在1_2位置(左端),重复上述测量步骤。
环路锁定该两信号将存在相差。
3.锁定频率测量和分频比计算
将函数信号发生器设置在记数状态(频率计)。
参见图2.1.1模拟锁相环模块的框图,测量各频率。
记录测量结果,计算分频比。
4.环路锁定过程观测
用函数信号发生器从测试信号输入端口J007送入一个256KHz的TTL方波信号。
用示波器同时观测TPP03、TPP05的相位关系,测量时用TPP03同步;反复断开和接入测试信号,让锁相环进行重新锁定状态。
此时,观察它们的变化过程(锁相过程)。
5.锁定检测信号观测
将跳线器KP01设置在2_3位置(由端),用函数信号发生器产生一个256KHz的TTL信号送入数字数字信号测试端口J007,用示波器观测锁定检测点TPP07点的波形。
调整函数信号发生器输出频率使环路失锁和锁定,记录TPP07点的波形变化。
6.同步带测量
(1)用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007。
用示波器同时测量J007、TPP04的相位关系,测量时用J007同步;正常时环路锁定,该两信号应为同步。
(2)缓慢增加函数信号发生器输出频率,直至J007、TPP04两点波形失步,记录下失步前的频率。
(3)调整函数信号发生器频率为256KHz,使环路锁定。
缓慢降低函数信号发生器输出频率,直至J007、TPP04两点波形失步,记录下失步前的频率。
(4)计算同步带。
7.捕捉带测量
(1)用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007。
用示波器同时测量J007、TPP04的相位关系,测量时用J007同步;正常时环路锁定,该两信号应为同步。
(2)增加函数信号发生器输出频率,使J007、TPP04两点波形失步;然后缓慢降低函数信号发生器输出频率,直至J007、TPP04两点波形同步。
记录下同步一刻的频率。
(3)降低函数信号发生器输出频率,使J007、TPP04两点波形失步;然后缓慢增加函数信号发生器输出频率,直至J007、TPP04两点波形同步。
记录下同步一刻的频率。
(4)计算捕捉带。
8.VCO压控灵敏度测量
用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007,将示波器放在DC输入位置,示波器幅度显示设置<500mv/DIV,用示波器检测VCO输入的压控电压(TPP06)。
缓慢增加函数信号发生器输出频率到276KHz,记录此时TPP05的电压值V1;缓慢降低函数信号发生器输出频率到236KHz,记录此时TPP05的电压值V2。
计算压控灵敏度:
40KHz/(V1-V2)。
亦可用数字三用表测量TPP06点的直流电压。
五、实验报告
1、根据环路参数,解释为什么TPP04的波形存在抖动?
2、画出各测量点的波形。
3、分析总结各项测量结果。
实验二数字锁相环实验
一、实验原理和电路说明
在电信网中,同步是一个十分重要的概念。
同步的种类很多,有时钟同步、比特同步等等,其最终目的使本地终端时钟源锁定在另一个参考时钟源上,如果所有的终端均采用这种方式,则所有终端将以统一步调进行工作。
同步的技术基础是锁相,因而锁相技术是通信中最重要的技术之一。
锁相环分为模拟锁相环与数字锁相环,本实验将对数字锁相环进行实验。
数字锁相环的结构如图2.2.1所示,其主要由四大部分组成:
参考时钟、多模分频器(一般为三种模式:
超前分频、正常分频、滞后分频)、相位比较(双路相位比较)、高倍时钟振荡器(一般为参考时钟的整数倍,此倍数大于20)等。
数字锁相环均在FPGA内部实现,其工作过程如图2.2.2所示。
在图2.2.1,采样器1、2构成一个数字鉴相器,时钟信号E、F对D信号进行采样,如果采样值为01,则数字锁相环不进行调整(÷64);如果采样值为00,则下一个分频系数为(1/63);如果采样值为11,则下一分频系数为(÷65)。
数字锁相环调整的最终结果使本地分频时钟锁在输入的信道时钟上。
在图2.2.2中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。
在锁相环开始工作之前的T1时该,图2.2.2中D点的时钟与输入参考时钟C没有确定的相关系,鉴相输出为00,则下一时刻分频器为÷63模式,这样使D点信号前沿提前。
在T2时刻,鉴相输出为01,则下一时刻分频器为÷64模式。
由于振荡器为自由方式,因而在T3时刻,鉴相输出为11,则下一时刻分频器为÷65模式,这样使D点信号前沿滞后。
这样,可变分频器不断在三种模式之间进行切换,其最终目的使D点时钟信号的时钟沿在E、F时钟上升沿之间,从而使D点信号与外部参考信号达到同步。
在该模块中,各测试点定义如下:
1、TPMZ01:
本地经数字锁相环之后输出时钟(56KHz)
2、TPMZ02:
本地经数字锁相环之后输出时钟(16KHz)
3、TPMZ03:
外部输入时钟÷4分频后信号(16KHz)
4、TPMZ04:
外部输入时钟÷4分频后延时信号(16KHz)
5、TPMZ05:
数字锁相环调整信号
注:
以上测试点通过JM05测试头引出,测量时请在测试引出板上进行。
JM05的排列如下图所示:
二、实验仪器
1、JH5001通信原理综合实验系统一台
2、20MHz双踪示波器一台
3、函数信号发生器一台
三、实验目的
1、了解数字锁相环的基本概念
2、熟悉数字锁相环与模拟锁相环的指标
3、掌握全数字锁相环的设计
四、实验内容
准备工作:
用函数信号发生器产生一个64KHz的TTL信号送入数字数字信号测试端口J007(实验箱左端)。
1.锁定状态测量
用示波器同时测量TPMZ03、TPMZ02的相位关系,测量时用TPMZ03同步;在理论上,环路锁定时该两信号应为上升沿对齐。
2.数字锁相环的相位抖动特性测量
数字锁相环在锁定时,输出信号存在相位抖动是数字锁相环的固有特征。
测量时,以TPMZ03为示波器的同步信号,用示波器测量TPMZ02,仔细调整示波器时基,使示波器刚好容纳TPMZ02的一个半周期,观察其上升沿。
可以观察到其上升较粗(抖动),其宽度与TPMZ02周期的比值的一半即为数字锁相环的时钟抖动。
3.锁定频率测量和分频比计算
将函数信号发生器设置在记数状态(频率计)。
参见数字锁相环的结构如图2.2.1数字锁相环的结构,测量各点频率。
记录测量结果,计算分频比。
4.锁定过程观测
(1)用示波器同时观测TPMZ03、TPMZ02的相位关系,测量时用TPMZ03同步;复位通信原理综合实验系统,则FPGA进行初始化,数字锁相环进行重锁状态。
此时,观察它们的变化过程(锁相过程)。
(2)用示波器测量TPMZ05波形,复位通信原理综合实验系统,观察调整的变化过程。
5.同步带测量
(1)用函数信号发生器产生一个64KHz的TTL信号送入数字信号测试端口J007。
用示波器同时测量TPMZ03、TPMZ02的相位关系,测量时用TPMZ03同步;正常时环路锁定,该两信号应为上升沿对齐。
(2)缓慢增加函数信号发生器输出频率,直至TPMZ03、TPMZ02两点波形失步,记录下失步前的频率。
(3)调整函数信号发生器频率,使环路锁定。
缓慢降低函数信号发生器输出频率,直至TPMZ03、TPMZ02两点波形失步,记录下失步前的频率。
(4)计算同步带。
6.捕捉带测量
(1)用函数信号发生器产生一个64KHz的TTL信号送入数字信号测试端口J0007。
用示波器同时测量TPMZ03、TPMZ02的相位关系,测量时用TPMZ03同步;在理论上,环路锁定时该两信号应为上升沿对齐。
(2)增加函数信号发生器输出频率,使TPMZ03、TPMZ02两点波形失步;然后缓慢降低函数信号发生器输出频率,直至TPMZ03、TPMZ02两点波形同步。
记录下同步一刻的频率。
(3)降低函数信号发生器输出频率,使TPMZ03、TPMZ02两点波形失步;然后缓慢增加函数信号发生器输出频率,直至TPMZ03、TPMZ02两点波形同步。
记录下同步一刻的频率。
(4)计算捕捉带。
7.调整信号脉冲观测
(1)用函数信号发生器产生一个64KHz的TTL信号送入数字数字信号测试端口J0007。
用示波器观测数字锁相环调整信号TPMZ05处波形。
(2)增加或降低函数信号发生器输出频率,观测TPMZ05处波形的变化规律。
五、实验报告
1、画出数字锁相环的锁定过程。
2、画出各测量点的波形。
3、分析总结数字锁相环与模拟锁相环同步带和捕捉带的大致关系。
第三章数字调制技术
实验一BPSK传输系统实验
一、实验原理和电路说明
(一)BPSK调制
理论上二进制相移键控(BPSK)可以用幅度恒定,而其载波相位随着输入信号m(1、0码)而改变,通常这两个相位相差180°。
如果每比特能量为Eb,则传输的BPSK信号为:
其中
一个数据码流直接调制后的信号如图3.2.1所示:
图3.2.1数据码流直接调制后的BPSK信号
采用二进制码流直接载波信号进行调相,信号占居带宽大。
上面这种调制方式在实际运用中会产生以下三方面的问题:
1、浪费宝贵的频带资源;
2、会产生邻道干扰,对系统的通信性能产生影响,在移动无线系统中,要求在相邻信道内的带外幅射一般应比带内的信号功率谱要低40dB到80dB;
3、如果该信号经过带宽受限信道会产生码间串扰(ISI),影响本身通信信道的性能。
在实际通信系统中,通常采用Nyquist波形成形技术,它具有以下三方面的优点:
1、发送频谱在发端将受到限制,提高信道频带利用率,减少邻道干扰;
2、在接收端采用相同的滤波技术,对BPSK信号进行最佳接收;
3、获得无码间串扰的信号传输;
升余弦滤波器的传递函数为:
其中,α是滚降因子,取值范围为0到1。
一般α=0.25~1时,随着α的增加,相邻符号间隔内的时间旁瓣减小,这意味着增加α可以减小位定时抖动的敏感度,但增加了占用的带宽。
对于矩形脉冲BPSK信号能量的90%在大约1.6Rb的带宽内,而对于α=0.5的升余统滤波器,所有能量则在1.5Rb的带宽内。
升余弦滚降传递函数可以通过在发射机和接收机使用同样的滤波器来实现,其频响为开根号升余弦响应。
根据最佳接收原理,这种响应特性的分配提供了最佳接收方案。
升余弦滤波器在频域上是有限的,那它在时域上的响应将是无限的,其是一个非因果冲激响应。
为了在实际系统上可实现,一般将升余弦冲激响应进行截短,并进行时延使其成为因果响应。
截短长度一般从中央最大点处向两边延长4个码元。
由截短的升余响应而成形的调制基带信号,其频谱一般能很好地满足实际系统的使用要求。
为实现滤波器的响应,脉冲成形滤波器可以在基带实现,也可以设置在发射机的输出端。
一般说来,在基带上脉冲成形滤波器用DSP或FPGA来实现,每个码元一般需采样4个样点,并考虑当前输出基带信号的样点值与8个码元有关,由于这个原因使用脉冲成形的数字通信系统经常在调制器中同一时刻存储了几个符号,然后通过查询一个代表了存储符号离散时间波形来输出这几个符号(表的大小为210),这种查表法可以实现高速数字成形滤波,其处理过程如图3.2.2所示:
图3.2.2BPSK基带成形原理示意图
成形之后的基带信号经D/A变换之后,直接对载波进行调制。
在“通信原理综合实验系统”中,BPSK的调制工作过程如下:
首先输入数据进行Nyquist滤波,滤波后的结果分别送入I、Q两路支路。
因为I、Q两路信号一样,本振频率是一样的,相位相差180度,所以经调制合路之后仍为BPSK方式。
采用直接数据(非归零码)调制与成形信号调制的信号如图3.2.3所示:
图3.2.3直接数据调制与成形信号调制的波形
在接收端采用相干解调时,恢复出来的载波与发送载波在频率上是一样的,但相位存在两种关系:
00,1800。
如果是00,则解调出来的数据与发送数据一样,否则,解调出来的数据将与发送数据反相。
为了解决这一技术问题,在发端码字上采用了差分编码,经相干解调后再进行差分译码。
差分编码原理为:
实现框图如图3.2.4所示:
图3.2.4差分编码示意图
一个典型的差分编码调制过程如图3.2.5所示:
图3.2.5差分编码与调制相位示意图
BPSK的实现框图如图3.2.6所示。
(二)BPSK解调
接收的BPSK信号可以表示成:
为了对接收信号中的数据进行正确的解调,这要求在接收机端知道载波的相位和频率信息,同时还要在正确时间点对信号进行判决。
这就是我们常说的载波恢复与位定时恢复。
1、载波恢复
对二相调相信号中的载波
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 通信原理 通信 原理 实验 手册 精编 1127 第二 修正 第一版 增补