计算机组成原理习题第三章.docx
- 文档编号:23928712
- 上传时间:2023-05-22
- 格式:DOCX
- 页数:11
- 大小:20.49KB
计算机组成原理习题第三章.docx
《计算机组成原理习题第三章.docx》由会员分享,可在线阅读,更多相关《计算机组成原理习题第三章.docx(11页珍藏版)》请在冰豆网上搜索。
计算机组成原理习题第三章
计算机组成原理习题第三章
第三章一.填空题
1.在多级存储体系中,cache的主要功能是,虚拟存储器的主要功能是
2.SRAM靠存储信息,DRAM靠存储信息。
存储器需要定时刷新。
3.动态半导体存储器的刷新一般有、和4.一个512KB的存储器,其地址线和数据线的总和是
5.若RAM芯片里有1024个单元,用单译码方式,地址译码器有条输出线;用双译码方式,地址译码器有条输出线。
6.高速缓冲存储器中保存的信息是主存信息的
7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息,按存取时间由快至慢排列,其顺序是
8.、和组成三级存储系统,分级的目的是9.动态半导体存储器的刷新一般有和两种方式,之所以刷新是因为
10.用1K某1位的存储芯片组成容量为64K某8位的存储器,共需片,若将这些芯片分装在几块板上,设每块板的容量为4K某8位,则该存储器所需的地址码总位数是,其中位用于选板,位用于选片,位用于存储芯片的片内地址。
11.最基本的数字磁记录方式、、、、、和六种。
12.缓存是设在和之间的一种存储器,其速度匹配,其容量与有关。
13.Cache是一种存储器,用来解决CPU与主存之间不匹配的问题。
现代的Cache可分为和两级,并将和分开设置。
14.计算机系统中常用到的存储器有:
(1)SRAM,
(2)DRAM,(3)Flah,(4)EPROM,(5)硬盘存储器,(6)软盘存储器。
其中非易失的存储器有:
具有在线能力的有;可以单字节修改的有:
可以快速读出的存储器包括
15.反映存储器性能的三个指标是、、和,为了解决这三方面的矛盾,计算机采用体系结构。
16.存储器的带宽是指,如果存储周期为TM,存储字长为n位则存储器带宽位,常用的单位是或为了加大存储器的带宽可采用、和
17.一个四路组相联的Cache共有64块,主存共有8192块,每块32个字。
则主存地址中的主存字块标记为位,组地址为位,字块内地址为位。
18.在虚拟存储器系统中,CPU根据指令生成的地址是,经过转化后的地址是二.选择题
1.在磁盘和磁带这两种磁介质存储器中,存取时间与存储单元的物理位置有关,按存储方式分
A.二者都是顺序存取B.二者都是直接存取
C.磁盘是直接存取,磁带是顺序存取D.磁带是直接存取,磁盘是顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为A.存取时间B.存取周期C.CPU周期D.机器周期
3.若存储周期250n,每次读出16位,则该存储器的数据传送率为A.4某106B/B.4MB/C.8某106B/D.8MB/4.用户程序所放的主存空间属于
A.随机存取存储器B.只读存储器C.顺序存取存储器D.直接存取存储器5.以下哪种类型的存储器速度最快A.DRAMB.ROMC.EPROMD.SRAM
6.下述说法中正确的是
A.半导体RAM信息可读可写,且断电后仍能保持记忆B.动态RAM是易失性RAM,而静态RAM中的存储信息是不易失
C.半导体RAM是易失性RAM,但只要电源不断电所存信息是不丢失的D.半导体RAM是非易失性的RAM
7.若数据在存储器中采用以低字节地址为字地址的存放方式,则十六进制数12345678H的存储字节顺序按地址由小到大依次为A.12345678B.78563412C.87654321D.34127856
8.在对破坏性读出的存储器进行读写操作时,为持续原存信息不变,必须辅以的操作是
A.刷新B.再生C.写保护D.主存校验
9.SRAM芯片,其容量为1024某8,除电源和接地端外,该芯片最少引出线数为
A.16B.17C.20D.2110.存储器容量为32K某16,则
A.地址线为16根,数据线为32根B.地址线为32根,数据线为16根C.地址线为15根,数据线为16根D.地址线为16根,数据线为15根11.某计算机字长为32位,存储器容量为4MB,按字编址,其寻址范围是0到
A.220-1B.221-1C.223-1D.224-112.设机器字长为32位,一个容量为16MB的存储器,CPU按半字寻址,其可寻址的单元数是
A.224B.223C.222D.22113.下列说法正确的是
A.EPROM是可改写的,因而也是随机存储器的一种B.EPROM是可改写的,但它不能用作为随机存储器用
C.EPROM只能改写一次,故不能作为随机存储器用
D.EPROM是只能改写一次的只读存储器14.存储器采用部分译码法片选时
A.不需要地址译码器B.不能充分利用存储器空间C.会产生地址重叠D.CPU的地址线全参与译码15.双端口存储器发生读写冲突的情况是
A.左端口与右端口地址码不同B.左端口与右端口地址码相同C.左端口与右端口数据码相同D.左端口与右端口数据码不同16.如果一个存储单元被访问,则可能这个存储单元会很快的再次被访问,这称为
A.时间局部性B.空间局部性C.程序局部性D.数据局部性17.在主存和CPU之间增加高速缓冲存储器的目的是A.解决CPU和主存之间的速度匹配问题B.扩大主存容量
C.扩大CPU通用寄存器的数目D.既扩大主存容量又扩大CPU中通用寄存器的数量
18.在程序的执行过程中,cache与主存的地址映射是由A.操作系统来管理的B.程序员调度的C.由硬件自动完成的D.由软硬件共同完成的
19.容量为64块的cache采用组相连映射方式,字块大小为128个字,每4块为一组。
若主存4096块,且以字编址,那么主存地址和主存标记的位数分别为
A.16,6B.17,6C.18,8D.19,820.采用虚拟存储器的目的是
A.提高主存的速度B.扩大辅存的存取空间C.扩大主存的寻址空间D.扩大存储器的寻址空间21.下列关于虚拟存储器的论述中,正确的是A.对应用程序员透明,对系统程序员不透明B.对应用程序员不透明,对系统程序员透明
C.对应用程序员、系统程序员都不透明D.对应用程序员、系统程序员都透明
22.在虚拟存储器中,辅存的编址方式是A.按信息块编址B.按字编址C.按字节编址D.按位编址
23.虚拟存储器中的页表有快表和慢表之分,下面关于页表的叙述中正确的是
A.快表与慢表都存储在主存中,但快表比慢表容量小B.快表采用了优化的搜索算法,因此查找速度快
C.快表比慢表的命中率高,因此快表可以得到更多的搜索结果D.快表采用快速存储器件组成,按查找内容访问,因此比慢表查找速度快24.存取周期是指A.存储器的写入时间
B.存储器进行连续写操作允许的最短间隔时间C.存储器进行连续读或写操作所允许的最短间隔时间
25.某计算机字长是16位,它的存储容量是1MB,按字编址它的寻址范围是
A.512KB.1MC.512KB
26.某一RAM芯片,其容量为512某8位,除电源和接地端外该芯片引出线的最少数目是
A.21B.17C.19
27.在磁盘和磁带两种磁表面存储器中,存取时间与存储单元的物理位置有关,按存储方式分,A.两者都是串行存取
B.磁盘是部分串行存取,磁带是串行存取C.磁带是部分串行存取,磁盘是串行存取28.磁盘存储器的等待时间通常是指A.磁盘旋转一周所需的时间B.磁盘旋转半周所需的时间
C.磁盘三分之二周所需的时间
29.相联存储器与传统的存储器的主要区别是前者又叫按寻址的存储器A.地址B.内容C.堆栈
30.一个四体并行低位交叉存储器,每个模块的容量是64K某32位,存取周期为200n,在下述说法中是正确的。
A.在200n内,存储器能向CPU提供256位二进制信息B.在200n内,存储器能向CPU提供128位二进制信息C.在50n内,每个模块能向CPU提供32位二进制信息31.在程序的执行过程中,Cache与主存的地址映射是由A.操作系统来管理的B.程序员调度的C.由硬件自动完成的32.常用虚拟存储器寻址系统由两级存储器组成。
A.主存—辅存B.Cache—主存C.Cache—辅存
33.设机器字长为64位,存储容量为128MB,若按字编址,它的寻址范围是
A.16MBB.16MC.32M34.在下列因素中,与Cache的命中率无关的是
A.Cache块的大小B.Cache的容量C.主存的存取时间35.若磁盘的转速提高一倍,则A.平均等待时间和数据传送时间减半B.平均定位时间不变C.平均寻道时间减半
36.Cache的地址映像中,若主存中的任一块均可映射到Cache内的任一块的位置上,称作
A.直接映像B.全相联映像C.组相联映像
37.Cache的地址映像中比较多的采用“按内容寻址”的相联存储器来实现。
A.直接映像B.全相联映像C.组相联映像38.下列器件中存取速度最快的是
A.CacheB.主存C.寄存器
三.问答题
1.DRAM存储器为什么要刷新?
采用何种方式刷新?
2.存储器系统的层次结构可以解决什么问题?
实现存储器层次结构的先决条件是什么?
用什么来度量?
3.试比较主存、辅存、缓存、控存、虚存。
4.存储器的主要功能是什么?
如何衡量存储器的性能?
为什么要把存储系统分成若干不同的层次?
主要有哪些层次。
5.什么是刷新?
刷新有几种方式?
简要说明之。
6.提高访存速度可采取哪些措施?
简要说明之。
7.试比较Cache管理中各种地址映像的方法。
8.在Cache管理中,当新的主存块需要调入Cache时,有几种替换算法?
各有何特点?
哪种平均命中率高?
四.设计题
1.某存储器容量为4KB,其中ROM2KB,选用EPROM2K某8;RAM2KB,选用RAM1K某8;地址线A15~A0。
写出全部片选信息的逻辑式。
2.要求用128K某16的SRAM芯片组成512K某16的随机存储器,用64K某16的EPROM的芯片组成128K某16的只读存储器。
试问:
(1)数据寄存器多少位?
(2)地址寄存器多少位?
(3)两种芯片各需多少片?
(4)若EPROM的地址从00000H开始,RAM的地址从60000H开始,写出各芯片的地址分配情况。
3.已知地址总线A15~A0,其中A0是最低位。
用ROM芯片(4K某4)和RAM芯片(2K某8)组成一个半导体存储器,按字节编址。
该存储器ROM区的容量为16KB,RAM的容量为10KB。
(1)组成该存储器需用多少块ROM芯片和RAM芯片?
(2)该存储器一共需要多少根地址总线?
ROM芯片、RAM芯片各需连入哪几根地址线?
(3)需设置多少个片选信号,分别写出各片选信号的逻辑式。
4.CPU执行一段程序时,cache完成存取的次数为1900次,主存完成存取的次数为100次,已知cache存取周期为50n,主存存取周期为250n。
求:
cache—主存系统的命中率、平均访问时间和效率。
5.在虚拟地址和物理地址均为32位、页大小为4KB的某种体系结构中,假定存在如表3—1所示的地址映像关系,问:
对应于下列虚拟地址的物理地址分别是什么?
(1)22433007H;
(2)13385ABCH;(3)ABC89011H。
表3-1地址映像
虚页号ABC89H13385H22433H54483H实页号97887H99910H00001H1A8C2H6.某机CPU可寻址的最大存储空间为64KB,存储器按字节编址,CPU的数据总线宽度为8位,可提供一个控制器信号为RD。
目前系统中使用的存储器容量为8KB,其中:
4KB为ROM,拟采用容量为2K某8的ROM芯片,其地址范围为0000H~0FFFH。
4KB为RAM,拟采用4K某2的RAM芯片,其地址范围为4000H~4FFFH。
(1)需RAM和ROM芯片各多少片?
(2)画出CPU与存储器之间的连接图(译码器自定)。
7.某机CPU可输出数据线8条(D7~D0),地址线20条(A19~A0),控制线1条(WE)。
目前使用的存储空间为48KB,其中:
16KB为ROM,拟用8K某8位的ROM芯片;32KB为RAM,拟用16K某4的RAM芯片。
(1)需要两种芯片各多少片?
(2)画出CPU与存储器之间的连线图(译码器自定)。
(3)写出ROM和RAM的地址范围。
8.设CPU有16根地址线,8根数据线,并用MREQ做访存控制信号,用R/W作为读写命令信号。
自选各类存储芯片,画出CPU与存储芯片的连接图。
要求:
(1)上面的8KB是系统程序区,与其相邻的8KB是系统程序工作区,最小16KB为用户程序区。
(2)写出每片存储芯片的类型及地址范围(用十六进制表示)。
(3)用一个3—8译码器或其他门电路(门电路自定)。
详细画出存储芯片的选片逻辑。
9.某半导体存储器容量9K某8,其中ROM区4K某8,可选EPROM芯片2K某8/片。
RAM区5K某8,可选SRAM芯片2K某4/片,1K某4/片,地址总线A15~A0(低),数据总线D7~D0(低)。
R/W控制读写。
若有控制信号MREQ。
要求:
(1)设计并画出该存储器逻辑图。
(2)注明地址分配与片选逻辑式及片选信号极性。
10.假设主存容量为512K某16位cache容量为4096某16位,块长为4个16位的字,访存地址为字地址。
(1)在直接映射方式下,设计主存的地址格式。
(2)在全相联映射方式下,设计主存的地址格式。
(3)在二路组相连映射方式下,设计主存的地址格式。
(4)若主存容量为512K某32位,块长不变,在四路组相连映射方式下,设计主存的地址格式。
11.设CPU共有16根地址线,8根数据线,并用MERO作为访存控制信号(倜电吓有效),用WR作为读/写控制信号(商电平为读,低电平为写)。
现有下列存储芯片:
lK某4位RAM,4某某8位RAM,2K某8位ROM以及74138译码器和各种门电胳,如图3—1所示。
画出CPU与存储芯片的连接图,要求:
(1)主存地址空间分配:
8000H-87FFH,为系统程序区:
8800H-8BFFH为用户程序区。
(2)合理选用上述存储芯片,说明备选几片。
(3)详细画出存储芯片的片选逻辑。
图3—1第11题芯片图
12.在32题给出的条件下,画出CPU与存储器芯片的链接图,要求:
(1)主存地址空间分配:
最小2K地址空间为系统程序区;相邻2K地址空间为用户程序区。
(2)合理选用上述存储芯片,说明各远几片。
(3)详细画出存储芯片的片选逻铒。
13.设CPU共有16根地址线,8根数据线,并用MERO作为访存控控制信号(低电乎有效),用WR作为读/写控制信号(高电平为读,低电平为写)。
现有芯片及各种门电路(门电路自定),如图415所示。
画出CPU与存储器的连接图,要求:
(1)存储芯片地址空间分配为O一2047为系统程序区;2048—819l为用户程序区。
图3—2第13题芯片图
(2)指出选用的存储芯片类型及数量。
(3)详细画出片选逻辑。
14.在36题给出的条件下,画出CPU与存储芯片的连接图,要求:
(1)存储芯片地址空问分配为:
0—8l91为系统程序区;8192—32767为用户程序区;
(2)指出选用的存储芯片类型及数量。
(3)详细画出片选逻辑。
15.设CPU共有16根地址线,8根数据线,并用MREQ作为访存控控制信号(低电乎有效),用WR作为读/写控制信号(高电平为读,低电平为写)。
现有芯片及各种门电路(门电路自定),如图4.16所示。
画出CPU与存储器的连接图,要求:
图3—3第15题芯片图
(1)存储器芯片地址空间分配为:
最小4K地址空间为系统程序区;相邻4K地址空间为系统程序工作区;与系统程序工作区相邻的是24K用户程序区。
(2)指出选用的存储器芯片类型及数量(3)详细画出片选逻辑。
16.没某微机的寻址范围为64K,接有8片8K的存储芯片,存储芯片的片选信号为CS,要求:
(1)画出选片译码逻辑电路(可选用74138译码器)。
(2)写出每片RAM的二进制地址范围。
(3)如果运行时发现不论往哪片RAM存放8K数据,以4000H为起始地址的存储芯片都有与之相同的数据,分析故障原因。
(4)若出现译码中的地址线A13与CPU断线,并搭接到地电平上的故障,后果如何?
17.设某计算机采用直接映像Cache,已知主存容量为4MB,Cache容量4096B,字块长度为8个字(32位/字)
(1)画出反映主存与Cache映像关系的主存地址各字段分配框图,并说明每个字段的名称及位数。
(2)设Cache初态为空,若CPU依次从主存第0,1,·····,99号单元读出100个字(主存一次读出一个字),并重复接此次序读10次,问缸中率为多少?
(3)如果Cache的存取时问是50n,主存的存取时间是500n.根据
(2)求出的命中率,求平均存取时间。
(4)计算cachr主存系统的救率。
18.在磁表面存储器中,设写入代码是11010011,试画出不归零制(NRZ),调相制(PM)和调频制(FM)的写电流波形,并指出哪些有自同步能力。
19.一个磁盘存储器共有6个盘片,每面有204条磁道,每条磁道有12个扇区,每个扇区有512B,磁盘机以7200rpm速度旋转,平均定位(寻道)时间为8m。
(1)计算磁盘存储器的存储容量。
(2)计算该磁盘存储器的平均寻址时间。
20.一个Cache--主存系统,采用50MH的时钟,0存储器以每一个时钟周期(简称周期)传输一个字的速率,连续传输8个字.以支持块长为8个字的Cache,每字4个字节。
假设读操作所花的时同是:
1个周期接收地址,3个周期延迟,8个周期传输8个字;写操作所花的时间是:
1个周期接受地址,2个周期延迟,8个周期传输8个字,3个周期恢复和写入纠错码。
求出对下述几种情况的存储器最大带宽。
(1)全部访问为读操作。
(2)全部访问为写操作。
(3)65%的访问为读操作,35%的访问为写操作;
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 习题 第三