集成电路工艺设计项目实训报告任务书.docx
- 文档编号:23922493
- 上传时间:2023-05-22
- 格式:DOCX
- 页数:8
- 大小:32.72KB
集成电路工艺设计项目实训报告任务书.docx
《集成电路工艺设计项目实训报告任务书.docx》由会员分享,可在线阅读,更多相关《集成电路工艺设计项目实训报告任务书.docx(8页珍藏版)》请在冰豆网上搜索。
集成电路工艺设计项目实训报告任务书
第一章SilvacoTCAD软件的根本知识与使用
1.1SilvacoTCAD软件的根本知识
TCAD就是TechnologyputerAidedDesign,指半导体工艺模拟以及器件模拟工具,世界上商用的TGAD工具有Silvaco公司的Athena和Atlas,Synopsys公司的TSupprem和Medici以及ISE公司〔已经被Synopsys公司收购)的Dios和Dessis。
Synopsys公司最新发布的TCAD工具命名为Sentaurus。
Silvaco名称是由三局部组成的,即“Sil〞,“va〞和“co〞,从字面上不难理解到时“硅〞,“谷〞和“公司〞英文单词的前几个字母的组合。
Silvaco的中文名称叫矽谷科技公司。
来自美国的矽谷科技公司经过20多年来的成长与开展,现已成为众多领域卓有建树的EDA公司,包括TCAD工艺和器件模拟、Spice参数提取、高速准确电路仿真、全定制IC设计与验证等。
Silvaco拥有包括芯片厂、晶圆厂、IC设计企业、IC材料业者、ASIC业者、大学和研究中心等在内的庞大的国内外客户群。
现今,Silvaco已在全球设立了12间分公司以提供更好的客户效劳和合作时机。
Silvaco是现今市场上唯一能够提供应Foundry最完整的解决方案和IC软件厂商。
提供TCAD,Modelling以及EDA前端和后端的支持,也能提供完整的AnalogDesignFlow给IC设计业者。
产品SmartSpice是当今公认的模拟软件的黄金标准,因为支持多集成CPU的SmartSpice的仿真速度比起同类型软件更好,它是国外模拟设计师的最爱:
SmartSpice的收敛性也被公认为仿真器最好的。
1.2SilvacoTCAD软件的使用
SilvacoTCAD用来模拟半导体器件电学性能,进展半导体工艺流程仿真,还可以与其它EDA工具组合起来使用(比方spice),进展系统级电学模拟。
SivacoTCAD为图形用户界面,直接从界面选择输入程序语句,非常易于操作。
其例子教程直接调用装载并运行,是例子库最丰富的TCAD软件之一。
SilvacoTCAD平台包括:
工艺仿真(ATHENA)
器件仿真(ATLAS)
快速器件仿真(Mercury)
1.3SilvacoTCAD软件的主要组件
(1).DeckBuild
(2).TonyPlot可视化工具
(3).ATHENA
(4).ATLAS
(5).DevEdit2D/3D构造和Mesh编辑器
(6).掩膜输出编辑器
第二章NMOS根本构造、工艺流程及工作原理
2.1NMOS的根本构造
NMOS〔Negativechannel-Metal-Oxide-Semiconductor,N型金属氧化物半导体〕。
在一块掺杂浓度较低的P型硅衬底〔提供大量可以动空穴〕上,制作两个高掺杂浓度的N+区(N+区域中有大量为电流流动提供自由电子的电子源),并用金属铝引出两个电极,分别作漏极D和源极S。
然后在半导体外表覆盖一层很薄的二氧化硅(SiO2)绝缘层,在漏——源极间的绝缘层上再装上一个铝电极〔通常是多晶硅〕,作为栅极G。
在衬底上也引出一个电极B,这就构成了一个N沟道增强型MOS管。
MOS管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。
它的栅极与其它电极间是绝缘的。
NMOS集成电路是N沟道MOS电路,NMOS集成电路的输入阻抗很高,根本上不需要吸收电流,因此,CMOS与NMOS集成电路连接时不必考虑电流的负载问题。
NMOS集成电路大多采用单组正电源供电,并且以5V为多。
CMOS集成电路只要选用与NMOS集成电路一样的电源,就可与NMOS集成电路直接连接。
不过,从NMOS到CMOS直接连接时,由于NMOS输出的高电平低于CMOS集成电路的输入高电平,因而需要使用一个〔电位〕上拉电阻R,R的取值一般选用2~100KΩ。
2.2NMOS的工艺流程
a.衬底硅氧化:
在衬底外表产生一层相对较厚的SiO2有选择地刻蚀氧化区,暴露出将来用来生成MOS晶体管的硅外表;
b.用一高质量的氧化物薄膜覆盖在Si外表,这层氧化物最终将形成MOS晶体管的栅极氧化物;
c.在薄氧化层顶部淀积一层多晶硅。
多晶硅可以用做MOS晶体管的栅电极材料,也可以用做硅集成电路中的互连线;
d.成型和刻蚀多晶硅层,形成互连线和MOS管的栅极,刻蚀未覆盖多晶硅的那层薄栅极氧化物,裸露出硅表层,这样就可以在其上面形成源区和漏区了;
e.通过扩散或离子注入的方式,整个硅表层就会被高浓度的杂质所掺杂,形成源区和漏区;
f.用一层SiO2绝缘层覆盖整个外表对绝缘的氧化层成型得到源极和漏极的接触孔,表层蒸发覆盖一层铝,形成互连线,将金属层成型并刻蚀,其表层形成MOS管的互连。
2.3NMOS的工作原理
〔1〕vGS对iD及沟道的控制作用
①vGS=0的情况
增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。
当栅——源电压vGS=0时,即使加上漏——源电压vDS,而且不管vDS的极性如何,总有一个PN结处于反偏状态,漏——源极间没有导电沟道,所以这时漏极电流iD≈0。
②vGS>0的情况
假设vGS>0,那么栅极和衬底之间的SiO2绝缘层中便产生一个电场。
电场方向垂直于半导体外表的由栅极指向衬底的电场。
这个电场能排斥空穴而吸引电子。
排斥空穴:
使栅极附近的P型衬底中的空穴被排斥,剩下不能移动的受主离子(负离子),形成耗尽层。
吸引电子:
将P型衬底中的电子〔少子〕被吸引到衬底外表。
〔2〕导电沟道的形成
当vGS数值较小,吸引电子的能力不强时,漏—源极之间仍无导电沟道出现,。
vGS增加时,吸引到P衬底外表层的电子就增多,当vGS到达某一数值时,这些电子在栅极附近的P衬底外表便形成一个N型薄层,且与两个N+区相连通,在漏——源极间形成N型导电沟道,其导电类型与P衬底相反,故又称为反型层,如图1(c)所示。
vGS越大,作用于半导体外表的电场就越强,吸引到P衬底外表的电子就越多,导电沟道越厚,沟道电阻越小。
开场形成沟道时的栅——源极电压称为开启电压,用VT表示。
上面讨论的N沟道MOS管在vGS 只有当vGS≥VT时,才有沟道形成。 这种必须在vGS≥VT时才能形成导电沟道的MOS管称为增强型MOS管。 沟道形成以后,在漏—源极间加上正向电压vDS,就有漏极电流产生。 〔3〕vDS对iD的影响 c: \iknow\docshare\data\cur_work\baike.baidu\picview\1353428\1353428\0\c28fddfd9693df65d6887d95.html当vGS>VT且为一确定值时,漏——源电压vDS对导电沟道及电流iD的影响与结型场效应管相似。 漏极电流iD沿沟道产生的电压降使沟道内各点与栅极间的电压不再相等,靠近源极一端的电压最大,这里沟道最厚,而漏极一端电压最小,其值为VGD=vGS-vDS,因而这里沟道最薄。 但当vDS较小〔vDS 随着vDS的增大,靠近漏极的沟道越来越薄,当vDS增加到使VGD=vGS-vDS=VT(或vDS=vGS-VT)时,沟道在漏极一端出现预夹断,如图2(b)所示。 再继续增大vDS,夹断点将向源极方向移动,如图2(c)所示。 由于vDS的增加局部几乎全部降落在夹断区,故iD几乎不随vDS增大而增加,管子进入饱和区,iD几乎仅由vGS决定。 第三章NMOS工艺、器件仿真流程 3.1工艺仿真流程 〔1〕创立一个初始构造 〔2〕定义初始衬底参数 〔3〕运行ATHENA 〔4〕工艺步骤 〔5〕抽取特性 〔6〕构造操作 〔7〕Tonyplot显示 3.2参数不同时工艺和器件结果分析 1.分析不同阱浓度时方块电阻、结深等的变化 阱的浓度分别为8e10cm-2、8e12cm-2、8e14cm-2 #p-wellimplant implantborondose=8e12energy=100pears 2.改变阱浓度所得器件构造及曲线 3.21图改变阱浓度所得器件构造及曲线 8e10cm-2 8e12cm-2 8e14cm-2 提取的参数 参数 条件 结深Xj/〔um〕 N++区方 块电阻 1dd区方 块电阻 沟道外表浓度 Vth 8e10cm-2 0.470241 28.6844 1694.31 2.35675e18 0.338091 8e12cm-2 0.175358 28.8851 2161.12 3.96014e18 0.594262 8e14cm-2 0.091029 29.8586 10656 1.94421e18 3.22表提取的参数 根据图表3.21、3.22得,当阱浓度增加时结深而越来越小,N++区方块电阻缓慢增加,LDD区方块电阻快速增加,沟道外表浓度先增加后减小,阈值电压增加。 8e10cm-2到8e12cm-2栅极特性曲线,I---V特性曲线变化不大,缓慢增加,而增加到8e14cm-2是变化很大。 3.改变栅氧化层厚度对阈值电压的影响 #gateoxidegrownhere: - diffustime=11temp=925dryo2press=1.00hcl=3 Time分别改为61112 提取参数 参数 条件 time 结深Xj/〔um〕 N++区方块电阻 1dd区方 块电阻 沟道外表浓度 Vth 6 0.181405 29.3166 2044.89 3.96374e16 0.390134 11 0.175358 28.8851 2161.12 Time11 9.5e9 9.5e13 3.42表提取参数 参数 条件 time 结深 Xj/〔um〕 N++区方块电阻 1dd区方 块电阻 沟道外表浓度 Vth 9.5e9 0.091052 29.8542 10258.3 1.9108e18 2.82003
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路 工艺 设计 项目 报告 任务书