AXI互联结构模型.pptx
- 文档编号:239093
- 上传时间:2022-10-07
- 格式:PPTX
- 页数:55
- 大小:253.10KB
AXI互联结构模型.pptx
《AXI互联结构模型.pptx》由会员分享,可在线阅读,更多相关《AXI互联结构模型.pptx(55页珍藏版)》请在冰豆网上搜索。
,AMBAAXI4协议,何宾2012.02,本章内容,AMBAAXI4协议是由Xilinx公司和ARM公司制定的用于SOC内IP互联的规范。
本章详细介绍了AXI4规范。
主要内容包括AXI概述、AXI4功能、AXI4-Lite功能和AXI4-Stream功能等。
其中AXI4功能、AXI4-Lite功能和AXI4-Stream功能是本章的重点内容,也是构成AXI4协议的主要部分。
AXI概述,Xilinx同ARM密切合作,共同为基于FPGA的高性能系统和设计定义了AXI4规范。
并且在其新一代可编程门阵列芯片上采用了高级可扩展接口(AdvancedeXtensibleInterface,AXI)协议。
AXI总线是ARM高级微控制器总线结构(AdvancedMicrocontrollerBusArchitecture,AMBA)的一部分。
AXI总线的第一个版本包含在AMBA3.0(2003年发布)中,AXI总线的第二个版本AXI4包含在AMBA4.0(2010年发布)中。
AXI概述,最新一代的AMBA接口的目标是:
适合于高带宽和低延迟设计;在不使用复杂的桥接方式下,允许更高频率的操作;满足普遍情况下的元件接口要求;适用于高初始访问延迟的存储器控制器;为互联结构的实现提供了灵活性;与已有的AHB和APB接口向下兼容。
AXI概述,AXI协议的关键特性表现在以下几个方面:
独立的地址/控制和数据阶段;使用字节选通,支持非对齐的数据传输;只有开始地址的猝发交易;独立的读和写数据通道,可以使能低成本的直接存储器访问DMA传输;能发出多个未解决的地址;完成无序交易;容易添加寄存器切片,满足时序收敛要求;,AXI概述-AXI协议的优势,1提供了更高的生产率,主要体现在以下几个方面:
将多种不同的接口整合到一个接口(AXI4)中,因此用户仅需了解单个系列的接口;简化了不同领域IP的集成,并使自身或第三方合作伙伴IP的开发工作更简单易行;由于AXI4IP已为实现最高性能、最大吞吐量以及最低时延进行了优化,从而使设计工作进一步获得简化;,AXI概述,2提供了更大的灵活性,主要体现在以下几个方面:
支持嵌入式、DSP及逻辑版本用户;调节互连机制,满足系统要求:
性能、面积及功耗;帮助设计者在目标市场中构建最具号召力的产品;,AXI概述,3提供了广泛的IP可用性
(1)第三方IP和EDA厂商普遍采用开放式AXI4标准,从而使该接口获得了更广泛的应用。
(2)基于AXI4的目标设计平台可加速嵌入式处理、DSP以及连接功能设计开发。
AXI4功能,AXI4协议基于猝发式传输机制。
在地址通道上,每个交易有地址和控制信息,这些信息描述了需要传输的数据性质。
在主设备和从设备之间所传输的数据分别使用到从设备的写数据通道和到主设备的读数据通道。
在从主设备到从设备的写数据交易中,AXI有一个额外的写响应通道,从设备通过该通道向主设备发出信号表示完成写交易。
AXI4功能,所有的AXI4包含了5个不同的通道:
读地址通道(Readaddresschannel,AR);写地址通道(Writeaddresschannel,AW);读数据通道(Readdatachannel,R);写数据通道(Writedatachannel,W);写响应通道(Writeresponsechannel,B);,AXI4功能,每个通道由一个信号集构成,并且使用双向的VALID和READY握手信号机制。
信息源使用VALID信号,表示在通道上存在可用的有效数据或者控制信息;而信息接收源使用READY信号,表示可以接收数据。
读数据通道和写数据通道也包含LAST信号,该信号用来表示在一个交易发生时,最后一个传输的数据项。
AXI4功能,主接口,地址和控制,从接口,图2.1给出了AXI4使用读地址和读数据通道的读交易。
图2.2给出了AXI4使用写地址和写数据通道的写交易读地址通道,读数据通道读数据读数据读数据读数据,图2.1读通道结构,AXI4功能,写响应通道,主接口,从接口,写地址通道地址和控制,写数据通道写数据写数据写数据写数据,图2.2写通道结构,写响应,AXI4全局信号,低功耗接口信号,AXI4通道及信号,读和写交易有各自的地址通道。
地址通道上给出交易所要求的地址和控制信息。
AXI4读和写地址通道包括下面的机制:
可变长度的猝发操作,每次猝发操作包含1-256数据;提供服务质量(QoS)信号支持多个区域接口;猝发传输不能超过4k边界;包裹、递增和非递增猝发;使用互斥和锁的原子操作;系统级缓存和缓冲控制;,AXI4通道及信号-读和写地址通道(写地址),AXI4通道及信号-读和写地址通道(读地址),AXI4通道及信号,-读数据通道读数据通道传送所有来自从设备到主设备的读数据及读相应信息。
表2.5给出了读数据通道信号及其信号定义。
读数据通道包括:
(1)数据总线宽度:
8、16、32、64、128、256、512和1024位宽度;
(2)读响应表示读交易完成的状态,AXI4通道及信号-读数据通道,AXI4通道及信号,-写数据通道写数据通道传送所有从主设备到从设备的写数据。
表2.6给出了写数据通道信号及信号定义。
写数据通道包括:
(1)数据总线宽度:
8、16、32、64、128、256、512和1024位宽度;
(2)每8位有一个字节通道选通,用来表示数据总线上的哪个字节是有效的;,AXI4通道及信号-写数据通道,AXI4通道及信号,-写响应通道写响应通道提供了一种方法,用于从设备响应写交易。
所有的写信号使用完成信号。
每个响应用于一次猝发的完成,而不是用于每个交易的数据。
读交易和写交易可以通过下面的交易例子进行说明:
读猝发交易重叠猝发交易写猝发交易,AXI4通道及信号-写响应通道,AXI4通道及信号,-写响应通道图2.3给出了读猝发交易过程中典型信号的交互过程。
图2.3读猝发交易过程中典型信号的交互过程,AXI4通道及信号,-写响应通道图2.4给出了写交易过程中典型信号的交互过程。
图2.4写猝发交易过程中典型信号的交互过程,AXI4交易通道的握手信号关系,为了避免死锁条件,必须考虑握手信号之间存在的依赖关系。
在任何交易中:
AXI互联中的VALID信号不依赖于交易中其它元件的READY信号;READY信号能等待VALID信号的确认;,AXI4交易通道的握手信号关系-AXI4读交易的握手信号关系,图2.5给出了读交易中握手之间的依赖关系。
图2.5读交易中的握手之间的依赖关系,AXI4交易通道的握手信号关系-AXI4读交易的握手信号关系,在读交易中:
在确认ARREADY信号前,从设备能等待确认ARVALID信号;在从设备通过确认RVALID信号开始返回数据前,必须等待确认所有的ARVALID和ARREADY信号;,AXI4交易通道的握手信号关系-AXI4写交易的握手信号关系,图2.6给出了写交易中握手之间的依赖关系。
图2.6写交易中的握手之间的依赖关系,AXI4交易通道的握手信号关系-AXI4写交易的握手信号关系,在写交易中:
在确认AWVALID和WVALID信号前,主设备不需要等待从设备确认AWREADY或者WREADY信号;在确认AWREADY前,从设备能等待AWVALID或WVALID信号,或者全部这两个信号;在确认WREADY前,从设备能等待AWVALID或WVALID信号,或者全部这两个信号;从设备在确认BVALID前,从设备必须等待确认所有的AWVALID和AWREADY信号;在确认BVALID前,从设备不需要等待主设备确认BREADY,AXI4猝发类型及地址计算-AXI4猝发类型,AXI协议中定义了三种猝发类型:
固定猝发(Fixedburst);递增猝发(Incrementingburst);包裹猝发(Wrappingburst)表2.8给出了ARBURST和AWBURST信号所选择的猝发类型:
AXI4猝发类型及地址计算-AXI4猝发类型,AXI4猝发类型及地址计算-AXI4猝发类型,对于包裹式的猝发方式,有两个限制:
开始地址必须对齐传输大小;猝发的长度必须是2,4,8或16。
大于16拍的猝发传输只支持INCR类型。
WRAP和FIXED类型只限于小于16拍的猝发传输。
AXI4猝发类型及地址计算-AXI4猝发地址,为了说明猝发交易过程中地址的计算方法,首先给出计算过程中,所需要使用的一些术语:
Start_Address:
主设备给出的开始地址;Number_Bytes:
每次数据传输过程中最大的字节个数;Data_Bus_Bytes:
数据总线上的字节通道的个数;Aligned_Address:
开始地址的对齐版本;Burst_Length:
在一个猝发中数据传输的总个数;Address_N:
在一个猝发中传输N个的地址;Wrap_Boundary:
在一个包裹猝发方式的低地址;Lower_Byte_Lane:
一个传输最低寻址字节的字节通道;Upper_Byte_Lane:
一个传输中最高寻址字节的字节通道;INT(x):
x取整操作;,AXI4猝发类型及地址计算-AXI4猝发地址,给上面的术语进行如下的赋值操作:
Start_Address=ADDR;Number_Bytes=2SIZE;Burst_Length=LEN+1;(4)Aligned_Address=(INT(Start_Address/Number_Byte)xNumber_Bytes;,AXI4猝发类型及地址计算-AXI4猝发地址,在一个猝发中,第一个传输的地址表示为:
Address_1=Start_Address;在一个猝发中,传输N个数据后的地址表示为:
Address_N=Aligned_Address+(N-1)xNumber_Bytes;对于WARP的猝发方式,其边界由下式确定为:
Wrap_Boundary=(Int(Start_Address/(Number_BytesxBurst_Length)x(Number_BytesxBurst_Length);如果Address_N=Wrap_Boundary+(Number_BytesxBurst_Length).则使用这个等式:
Address_N=Wrap_Address在边界后,使用这个等式:
Address_N=Start_Address+(N1)xNumber_Bytes)(Number_BytesxBurst_Length);,AXI4猝发类型及地址计算-AXI4猝发地址,使用下面的等式确定第一个传输中使用哪个字节通道:
Lower_Byte_Lane=Start_Address-(INT(Start_Address/Data_Bus_Bytes)xData_Bus_BytesUpper_Byte_Lane=Aligned_Address+(Number_Bytes1)-(INT(Start_Address/Data_Bus_Bytes)xData_Bus_Bytes;,AXI4猝发类型及地址计算-AXI4猝发地址,使用下面的等式确定在一个猝发中第一个传输后用于所有传输中使用哪个字节通道:
Lower_Byte_Lane=Address_N(INT(Address_N/Data_Bus_Bytes)xData_Bus_Bytes;Upper_Byte_Lane=Lower_Byte_Lane+Number_Bytes1;传输数据的范围在:
DATA(8xUpper_Byte_Lane)+7:
(8xLower_Byte_Lane);,AWCACHE和ARCACHE属性AWCACHE3:
2和ARCACHE3:
2,AWCACHE2和ARCACHE2为读分配位。
AWCACHE3和ARCACHE3为写分配位。
对于读交易,写分配位表示:
由于一个写交易,位置能预先在高速缓存Cach
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- AXI 联结 模型