verilog有限状态机实验报告附源代码.docx
- 文档编号:23905149
- 上传时间:2023-05-22
- 格式:DOCX
- 页数:20
- 大小:191.83KB
verilog有限状态机实验报告附源代码.docx
《verilog有限状态机实验报告附源代码.docx》由会员分享,可在线阅读,更多相关《verilog有限状态机实验报告附源代码.docx(20页珍藏版)》请在冰豆网上搜索。
verilog有限状态机实验报告附源代码
有限状态机实验报告
一、实验目的
●进一步学习时序逻辑电路
●了解有限状态机的工作原理
●学会使用“三段式”有限状态机设计电路
●掌握按键去抖动、信号取边沿等处理技巧
二、实验内容
用三段式有限状态机实现序列检测功能电路
a)按从高位到低位逐位串行输入一个序列,输入用拨动开关实现。
b)每当检测到序列“1101”(不重叠)时,LED指示灯亮,否则灭,例如
i.输入:
1101101101
ii.输出:
0001000001
c)用八段数码管显示最后输入的四个数,每输入一个数,数码管变化一次
d)按键按下的瞬间将拨动开关状态锁存
i.注意防抖动(按键按下瞬间可能会有多次的电平跳变)
三、实验结果
1.Rst_n为0时数码管显示0000,led灯不亮,rst_n拨为1,可以开始输入,将输入的开关拨到1,按下按钮,数码管示数变为0001,之后一次类推分别输入1,0,1,按下按钮后,数码管为1101,LED灯亮,再输入1,LED灯灭,之后再输入0,1(即共输入1101101使1101重叠,第二次LED灯不亮),之后单独输入1101,LED灯亮
2.仿真图像
刚启动时使用rst_n
一段时间后
其中Y代表输出,即控制led灯的信号,sel表示数码管的选择信号,seg表示数码管信号
四、实验分析
1、实验基本结构
其中状态机部分使用三段式结构:
2、整体结构为:
建立一下模块:
Anti_dither.v
输入按键信号和时钟信号,输出去除抖动的按键信号生成的脉冲信号op
这一模块实现思路是利用按钮按下时会持续10ms以上而上下抖动时接触时间不超过10ms来给向下接触的时间计时,达到上限时间才产生输出。
Num.v
输入op和序列输入信号A,时钟信号clk和复位信号,复位信号将num置零,否则若收到脉冲信号则将num左移一位并将输入存进最后一位。
输出的num即为即将在数码管上显示的值
Scan.v
输入时钟信号,对其降频以产生1ms一次的扫描信号。
Trigger.v
这一模块即为状态机模块,按三段式书写。
整个模块的输入为时钟信号,脉冲信号,序列输入变量,复位信号,输出LED灯控制信号Y。
第一段是状态转换模块,为时序逻辑电路,功能是描述次态寄存器迁移到现态寄存器。
即如果收到复位信号将现态置零,否则将上次得到的next_state赋给current_state。
第二段是描述状态转移的条件判断,即对于输入的现态,判定对于不同的输入A(或无输入),下一状态将怎么确定。
为组合逻辑电路。
第三段是格式化描述次态寄存器输出,即处理输出信号。
即对于不同的现态和输入得到输出。
Display.v
这一模块输入已经得到的结果,来产生显示。
输入时钟信号,扫描信号,复位信号和之前得到的num和Y输出,来得到数码管的显示sel和seg以及LED灯的亮灭。
其中对得到的扫描信号再次分频,得到1/4的频率分别显示num的四位。
Top.v
综合各模块。
测试代码:
用forever使时钟动起来后,先复位,然后模拟各输出和按钮信号的短时抖动,并将上述过程放入forever中重复进行。
五、附录
源代码:
Anti_dither.v
moduleanti_dither(
inputclk,
inputbtn,
inputrst_n,
outputregop
);
reg[19:
0]cnt;
regoi;
initial
begin
op=0;
cnt=0;
oi=0;
end
always@(posedgeclk)
begin
if(op==1)
op=0;
if(btn!
=oi)
begin
if(cnt==20'd1000_000)
cnt=0;
else
begin
cnt=cnt+1;
if(cnt==20'd999_999)
begin
oi=btn;
if(btn==1)
op=1;
end
end
end
else
cnt=0;
end
endmodule
num.v
modulenum(
inputop,
inputA,
inputclk,
inputrst_n,
outputreg[3:
0]num
);
initialnum=4'b0;
always@(posedgeclk)
if(~rst_n)
num=4'b0;
elseif(op)
begin
num[3]=num[2];
num[2]=num[1];
num[1]=num[0];
num[0]=A;
end
endmodule
scan.v
modulescan(
inputclk,
outputregscan
);
reg[16:
0]cnt_scan;
initialcnt_scan=17'b0;
initialscan=0;
always@(posedgeclk)
begin
if(cnt_scan==17'd99_999)
begin
cnt_scan=0;
scan=17'b1;
end
else
begin
cnt_scan=cnt_scan+17'b1;
scan=17'b0;
end
end
endmodule
trigger.v
moduletrigger(
inputclk,
inputop,
inputA,
inputrst_n,
outputregY
//outputreg[2:
0]NQ,
//outputreg[2:
0]Q
);
reg[2:
0]Q;
reg[2:
0]NQ;
always@(posedgeclkornegedgerst_n)
begin
if(~rst_n)
Q=3'b0;
else
Q=NQ;
end
always@(*)
begin
if(~rst_n)
NQ=3'b0;
else
begin
if(op)
case(Q)
3'b000:
begin
if(A)
NQ=3'b001;
else
NQ=3'b000;
end
3'b001:
begin
if(A)
NQ=3'b010;
else
NQ=3'b000;
end
3'b010:
begin
if(A)
NQ=3'b010;
else
NQ=3'b011;
end
3'b011:
begin
if(A)
NQ=3'b100;
else
NQ=3'b000;
end
3'b100:
begin
if(A)
NQ=3'b001;
else
NQ=3'b000;
end
default:
;
endcase//elseif
else
NQ=Q;
end
end
always@(posedgeclkornegedgerst_n)
begin
if(~rst_n)
Y=0;
elseif(NQ==3'b100)
Y=1;
else
Y=0;
end
endmodule
display.v
moduledisplay(
inputscan,
inputclk,
inputrst_n,
input[3:
0]num,
inputY,
outputregled,
outputreg[3:
0]sel,
outputreg[7:
0]seg
);
reg[1:
0]a;
regdisplay_num;
initiala=2'b0;
initialdisplay_num=0;
initialseg=8'b0000_0011;
initialled=0;
initialsel=4'b0111;
always@(posedgeclk)
begin
if(~rst_n)
begin
a=2'b0;
display_num=0;
end
elseif(scan)
begin
if(a==2'b11)
a=2'b0;
else
a=a+2'b1;
end
case(a)
2'b0:
begin
sel=4'b0111;
display_num=num[3];
end
2'b01:
begin
display_num=num[2];
sel=4'b1011;
end
2'b10:
begin
display_num=num[1];
sel=4'b1101;
end
default:
begin
sel=4'b1110;
display_num=num[0];
end
endcase
if(display_num)
seg=8'b1001_1111;
else
seg=8'b0000_0011;
end
always@(posedgeclk)
begin
if(Y)
led=1;
else
led=0;
end
endmodule
top.v
moduletop(
inputclk,
inputrst_n,
inputbtn,
inputA,
output[7:
0]seg,
output[3:
0]sel,
outputled
);
wireoi;
wireop;
wire[3:
0]num;
wirescan;
wireY;
anti_ditheru_anti_dither(
.clk(clk),
.btn(btn),
.rst_n(rst_n),
.op(op)
);
numu_num(
.op(op),
.A(A),
.rst_n(rst_n),
.clk(clk),
.num(num)
);
displayu_display(
.scan(scan),
.clk(clk),
.rst_n(rst_n),
.num(num),
.Y(Y),
.led(led),
.sel(sel),
.seg(seg)
);
scanu_scan(
.clk(clk),
.scan(scan)
);
triggeru_trigger(
.op(op),
.A(A),
.clk(clk),
.rst_n(rst_n),
.Y(Y)
);
endmodule
仿真代码:
moduletest2;
//Inputs
regclk;
regrst_n;
regbtn;
regA;
//Outputs
wire[7:
0]seg;
wire[3:
0]sel;
wireled;
wire[2:
0]NQ;
//InstantiatetheUnitUnderTest(UUT)
topuut(
.clk(clk),
.rst_n(rst_n),
.btn(btn),
.A(A),
.seg(seg),
.sel(sel),
.led(led),
.NQ(NQ)
);
initialbegin
#100;
clk=0;
forever
begin
#1;
clk=~clk;
end
end
initial
begin
rst_n=0;
btn=0;
A=0;
#100;
rst_n=1;
A=1;
forever
begin
A=1;
btn=1;
#2000_000;
btn=0;
#20;
btn=1;
#20;
btn=0;
#2000_000;
A=1;
btn=1;
#2000_000;
btn=0;
#20;
btn=1;
#20;
btn=0;
#2000_000;
A=0;
btn=1;
#2000_000;
btn=0;
#20;
btn=1;
#20;
btn=0;
#2000_000;
A=1;
btn=1;
#1100_000;
btn=0;
#20;
btn=1;
#20;
btn=0;
#2000_000;
end
end
endmodule
六、总结
1.一定要注意根据PPT上的要求来,由于没看仔细PPT的要求,开始用的不是三段式电路而是用触发器的门电路来间接实现,要麻烦的多。
而且没有看清序列不重叠的要求,导致自己推导序列重叠的状态转换图花了很多不必要的时间。
2.这次感觉比较有效率的一个方法是一个模块一个模块的分析,先分析出电路需要哪些基本功能,分好模块,确定输入输出,最后考虑模块内的具体实现。
比如拿到有限状态机的题目,首先考虑肯定要有降频,展示,防抖动等模块以及获得输出数据的模块,最后考虑状态机模块内的实现。
3.一开始时出现的问题是四个数码管显示相同的数字,即按0全部显示0,按1全部显示·1,分析可能是由于控制移位的信号输出太快,导致输入的一位直接冲掉了之前的成了4位,后来补上了op信号,即受到按钮按下的脉冲信号再移位。
4.之后出现的问题是输入1101LED灯始终不亮。
经过仿真从源头搜索发现防抖动模块写的有问题,后来重写了该模块。
5.重写该模块后op的输出没问题了,但是仍然LED灯不亮。
后来把Q和NQ用多余的LED灯输出测试,发现状态变化非常奇怪,始终在010和000之间循环而跳不出循环进入100,所以就没办法输出Y。
6.锁定了该模块后经询问发现状态转化电路中,如果接收到op信号确实要根据A来得到next_state,但是缺少了op=0即没有按键时nextstate=currentstate的分支,填上该分支后状态跳变正常。
7.Op信号非常关键,因为A信号的值是电平值,随时可能变化,影响到其它变量,但是加入op后就只有按钮按下以后才产生作用。
8.仿真书写的一点经验是程序只能写在initial模块中,写在模块外就会报错。
9.同一个模块中不允许在两个块中对同一变量的值发生影响。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- verilog 有限状态机 实验 报告 源代码