若用2K4位的芯片构成32KB的存储器.docx

若用2K4位的芯片构成32KB的存储器.docx

《若用2K4位的芯片构成32KB的存储器.docx》由会员分享，可在线阅读，更多相关《若用2K4位的芯片构成32KB的存储器.docx（23页珍藏版）》请在冰豆网上搜索。

若用2K4位的芯片构成32KB的存储器

一．填空

1．假设用2K*4位的芯片构成32KB的存储器，需要

（1）片。

2．在8086/8088中，一个最根本的总线周期由

（2）个时钟周期〔T状态〕组成。

3．8086CPU经加电复位后，执行第一条指令的地址是（3），8086CPU的地址总线是（4）根，数据总线根根。

4．8088CPU由两个独立的工作单元组成，它们是、。

前者的功能是，后者的功能是。

5．DMA方式传送控制是直接由硬件实现，而不是通过（10）实现的。

6．一个有16个字的数据区，它的起始地址为70A0:

00F6，那么该数据区首字单元的物理地址为H，末字单元的物理地址为H。

7．-126的原码是，反码是，补码是。

8．编程时使用的地址为逻辑地址，此种地址由和两局部组成。

9．一片8255A端口A有种工作方式，端口B有种工作方式。

10．在IBM－PC/XT中，外设是通过（20）器件对CPU产生中断请求。

11、〔〕2＝〔（21）〕8。

12、当1#的中断源的向量地址为00004H，那么2#中断源的向量地址为：

。

13、指令MOVAX，VAL[DI]中源操作数的寻址方式是方式。

14、8086／8088某主存单元的逻辑地址是1100H：

1234H那么此单元的物理地址是：

。

15、8253芯片内包含有____个独立的计数通道，它有______种工作方式，假设输入时钟CLK1=1MHz，计数初值为500，BCD码计数方式，OUT1输出为方波，那么初始化时该通道的控制字应为___________________________________。

（注：

D7、D6计数器选择；D5、D4计数长短选择；D3、D2、D1工作方式选择；D0计数值用二进制还是BCD码）

16、用2k×8的SRAM芯片组成16K×16的存储器，共需SRAM芯片_______________片，片内地址和产生片选信号的地址分别为__________、_________位。

17、（C3.59）16＝（）2。

18、字符“A〞的ASCII码为41H，那么字符“D〞的ASCII码应为：

（32）。

19.计算机内的堆栈是一种特殊的数据存储区，对它的存取采用_______________原那么。

20.软件通常分为_____________和_____________两大类。

21.计算机硬件由_______、__（37）_____、存储器、输入设备和输出设备五大部件组成。

22.X=-72，[X]原=（）[X]反=（）[X]补=（）。

23.（A3.8）16=（）2=（）10=（）BCD。

24.CPU与I/O的数据传送方式有____（44）_________、_____________、_____________、_____________四种。

25、8088的ALE引脚的作用是_____________。

26.8086CPU执行IN指令，在硬件上会使____________、___（50）_______信号有效。

27.中断类型码乘4后可得中断量表地址指针，该指针指向的相邻两单元存放中断效劳子程序入口地址的_____________，后两个相邻单元存放中断效劳子程序入口地址的_____________。

 CPU通过______________存放器和____（54）__________存放器能准确找到指令代码。

29．假设字长为8位，X=46D,那么[X]补=______________，[-X]补=______________。

30．某CPU地址线为24根，那么其决定的最大内存容量为______________。

31.8086中地址/数据线分时复用，为保证总线周期内地址稳定，应配置___________，为提高总线驱动能力，应配置_____________。

32．8086/8088的中断源最多有_____（60）_________个。

33．一个具有14位地址8位数据线的存储器，能存储___________字节数据，假设由8k×4的芯片组成，共需___________芯片。

34．8255有______________种工作方式，其中方式______________为双向传送方式。

 在指令的最后一个时钟周期检测INTR引脚，假设测得INTR为___________且IF为_____________，那么CPU在结束当前指令后响应中断请求。

37.DRAM靠_____________存储信息，为保证DRAM中内容不丧失，需要进行____（70）×8的SRAM芯片组成32K×8的存储器，共需SRAM芯片__________片，产生片选信号的地址需要__________位。

  CPU中，总线接口部件〔BIU〕的功能是______________________________，执行部件〔EU〕的功能是______________________________。

 41.在8086中，一条指令的物理地址是由______________________________相加得到的。

 41.从CPU的NMI引脚产生的中断叫做____________________，他的响应不受____________________的影响。

 42.在8086系统中，最小模式下CPU通过___（80）_______引脚接收DMA控制器的总线请求，而从__________引脚上向DMA控制器发总线请求允许。

 43.设8253的计数器1的输入时钟频率为1MHz，以BCD码计数，要求该通道每隔5ms输出一个正跳变信号，那么其方式控制字应为____________________。

 44.假设要可编程并行芯片8255A三个端口均作为输入口，那么其方式选择控制字应为____________________。

 45.中断控制器8259A中的中断屏蔽存放器IMR的作用是____________________。

____________，以它为核心再配上_________________，_________________和_________________就构成一台完整的微型计算机。

 地址开始的4个连续单元中的内容为30H、40H、50H、60H，那么该中断对应的类型码为_________________，中断效劳程序入口地址为______（90）___________。

 48.在多级存储系统的层次结构中。

共分为__________________________________三级存储，越靠近CPU的存储器速度_________________。

 二、单项选择题（10分）

1.8位定点原码整数10100011B的真值为〔〕。

2.假设某数x的真值为-0.1010，在计算机中该数表示为1.0110，那么该数所用的编码为〔　〕。

A.原码B.补码C.反码D.移码

3.某数在计算机中用8421BCD码表示为001110011000，其真值为〔〕。

4.以下逻辑部件中，〔〕不包括在运算器内。

5 .8086 CPU内有指示下条指令有效地址的指示器是 （   ）

6.在ROM存储器中必须有〔〕电路。

7.8086／8088中DS是〔〕存放器。

A.标志存放器B．代码段存放器C．数据段存放器D．堆栈段存放器

8.在多级存储体系中，“cache——主存〞结构的作用是解决〔〕的问题。

9.计算机经历了从器件角度划分的四代开展历程，但从系统结构来看，至今为止绝大多数计算机仍是〔〕式计算机。

A.实时处理B.智能化C.并行D.冯·诺依曼

10.两个采用变型补码表示的数进行加减运算时，发生正溢出的特征是双符号位为〔〕。

A．01B．00C．10D．11

11.指令MOV AX,[3070H]中源操作数的寻址方式为 （   ）

12.Reset信号有效后，8086CPU的启动地址 （   ）

13.在8086CPU的状态标志存放器中，控制标志位占 （   ）

 （   ）

 （   ）

                  D.以上三种都是

16.设串行异步通信的数据格式是:

1位停止位,7位数据位,1位校验位,1位起始位,假设传输率为2400位/秒,那么每秒传输的最大字符个数为 （   ）

 （   ）

18.计算机经历了从器件角度划分的四代开展历程，但从系统结构来看，至今为止绝大多数计算机仍是〔〕式计算机。

         D.冯·诺依曼

19.在DMA方式下，外设数据输入到内存的路径是 （   ）

   →CPU→DMAC→内存  →DMAC→内存     →存储器     →数据总线→存储器

20.8255A中即可以作数据输入、输出端口，又可提供控制信息、状态信号的端口是 （   ）

21.8位定点原码整数10100011B的真值为〔〕。

   A.+0100011B    C.+1011101B  

22.在数据传输率相同的情况下，同步字符串送的速度高于异步字符传输，其原因是 （   ）

 （   ）

24.用三片8259A级数是 （   ）

25.以下数据中最小的数为〔〕。

   A．〔101001〕2B．〔52〕8C．〔O1001001〕BCDD．〔2A〕16

26、计算机中的存储系统是指〔〕。

   A.主存与快存B．主存与外存

   C．主存与高速缓存D．主存、外存与高速缓存

27、某一容量为1K×8位的SRAM芯片，除电源端和接地端外，该芯片引出线的最小数目应为〔〕个。

   A．10B.16C．18D．20

28、8086／8088中DS是〔〕存放器。

   A.标志存放器B．代码段存放器

   C．数据段存放器D．堆栈段存放器

29、两个采用变型补码表示的数进行加减运算时，发生正溢出的特征是双符号位为〔〕。

   A．01B．00C．10D．11

30、假设CPU地址线为25根，那么能够直接访问的存储器最大容量为（）。

   A．1MB．5MC.16MD．32M

31.在存储系统中，PROM是指 （   ）

  AX,[BX][SI]中源操作数的寻址方式是 （   ）

                B.变址寻址

                              （   ）

                                  D.SI

 34.设串行异步传送的数据格式是7个数据位、1个起始位，1个停止位、1个校验位，波特率为2400，那么每秒钟传送的最大字符数为 （   ）

                          D.240个

  35.采用高速缓存（cache）的目的是 （   ）

                  B.提高CPU运行速度

36.裸机的含义是〔〕

 37.8086/8088中除______两种寻址方式外，其它各种寻址方式的操作数均在存储器中。

 （   ）

            B.存放器寻址和直接寻址

×4位的RAM芯片组成16K字节的存储器，共需RAM芯片和片选地址分别为 （   ）

  CPU主频为8MHz，那么其根本总线周期为 （   ）

                         D.250ns

40.8253工作在哪几种方式时，可输出1个时钟周期宽度（1clk）的负脉冲 （   ）

    A.方式0，4，5               B.方式2，4，5

    C.方式1，2，4               D.方式0，2，4

   （   ）

                  B.响应高级中断

                  D.响应同级中断

  42.设8255A的方式选择控制字为9BH，其含义是 （   ）

    A.A、B、C口全为输出         B.A、B、C口全为输入

    C.A、B口为方式0且输出       D.以上都不对

  43.同步通信传输信息时，其特点是 （   ）

      B.字符之间的传送时间长度可不同

44.在微型计算机中，通用存放器的位数是〔〕

A.8位              

C.计算机字长          

45.存储周期是指〔〕

A.存储器的读出时间            

D.存储器进行连续写操作所允许的最短时间间隔 

46.以下指令中，能使PC机CPU对I/O端口进行读写访问的是〔〕

C.输入输出指令             

47.8086/8088微处理器可访问内存储器的地址范围为〔〕

H----FFFFFH             B.0000H------FFFFH

C.0-----220             D.0------216

48.8086/8088微处理器可访问内I/O的地址范围为〔〕

H----FFFFFH             B.0000H------FFFFH

C.0-----220             D.0------216

49.Intel8086/8088中存储器控制信号是（）。

A.

和

B.

和

C.

和INTRD.HLDA和HRQ

50．8086对I/O端口的最大寻址范围为〔    〕

A.256

B.1024   

C.16K

D.64K

51.将微处理器、内存储器及I/O接口连接起来的总线是〔    〕

    A.片总线

    B.外总线

    C.系统总线

    D.局部总线

52.连续启动两次独立的存储器操作之间的最小间隔叫〔    〕

    A.存取时间

    B.读周期

    C.写周期

    D.存取周期

53.连接到64000h~6FFFFh地址范围上的存储器是用8k×8 RAM芯片构成的，该芯片要______片。

〔    〕

    A.8片

    B.6片

    C.10片

    D.12片

54.RESET信号有效后，8086 CPU执行的第一条指令地址为〔    〕

    A.00000H

    B.FFFFFH

    C.FFFF0H

    D.0FFFFH

 55.异步串行通信中，收发双方必须保持〔    〕

    A.收发时钟相同

    B.停止位相同

    C.数据格式和波特率相同

    D.以上都正确

56.对可编程接口芯片进行读/写操作的必要条件是〔    〕

    A.RD=0

    B.WR=0

    C.RD=0或WR=0

    D.CS=0

57.在DMA方式下，CPU与总线的关系是〔    〕

    A.只能控制地址总线

    B.相互成隔离状态

    C.只能控制数据线

    D.相互成短接状态

58.当8255A工作在方式1输出时，通知外设将数据取走的信号是〔    〕

    A.ACK

    B.INTE

    C.OBF

    D.IBF

 59.对存储器访问时，地址线有效和数据线有效的时间关系应该是〔    〕

    A.数据线较先有效

    B.二者同时有效

    C.地址线较先有效

    D. 同时高电平

60.8255A引脚信号WR=0,CS=0,A1=1,A0=1时，表示〔    〕

    A.CPU向数据口写数据

    B.CPU向控制口送控制字

    C.CPU读8255A控制口

    D. 无效操作

61.8253的计数器的最大计数初值是〔    〕

62.在多级存储体系中，“cache——主存〞结构的作用是解决〔〕的问题。

A.主存容量缺乏

B.主存与辅存速度不匹配

C.辅存与CPU速度不匹配

63.计算机经历了从器件角度划分的四代开展历程，但从系统结构来看，至今为止绝大多数计算机仍是〔〕式计算机。

A.实时处理

B.智能化

C.并行

D.冯·诺依曼

 与外设间数据传送的控制方式有 （    ）

                  B.DMA方式

  CPU内标志存放器中的控制标志位占 （    ）

                       B.6位

66.8253用作方波发生器时的工作方式是（）。

A.方式0B.方式1

C.方式3D.方式4

67.8255A这既可作数据输入、出端口，又可提供控制信息、状态信息的端口是 （    ）

                     B.A口

   C.A、B、C三端口均可以    D.C口

 68.在中断方式下，外设数据输入到内存的路径是 （    ）

   →数据总线→内存 →数据总线→CPU→内存

   →CPU→DMAC→内存  →I∕O接口→CPU→内存

 （    ）

   A.中断响应靠软件实现

   B.响应中断时CPU仍然仍控制总线，而响应DMA请求时，CPU要让出总线

   C.速度慢

   D.控制简单

  （    ）

                  B.随机读写

   C.只能读出，不能写入     D.后进先出

 71.用3片8259A级联，最多可管理的中断数是 （    ）

                      B.22级

72．假设X反＝1011，那么其十进制真值为：

（）。

A．一3B．一6

C.－4D.11

73．两个采用变型补码表示的数进行加减运算时，发生正溢出的特征是双符号位为〔〕。

A．01B．00

C．10D．11

74、以下数据中最小的数为〔〕。

A．〔101001〕2B．〔52〕8C．〔O1001001〕BCDD．〔2A〕16

75、某一容量为1K×8位的SRAM芯片，除电源端和接地端外，该芯片引出线的最小数目应为〔〕个。

A．10B.16C．18D．20

76、8086／8088中DS是〔〕存放器。

A.标志存放器B．代码段存放器

C．数据段存放器D．堆栈段存放器

 77.某微机字长16位，其存储器容量为64KB，如果按字编址，其寻址范围是 （    ）

   A.0～16K字                              B.0～32K字

   C.0～16KB                               D.0～64KB字

  （    ）

                         B.控制协处理器工作

     D.以上都不是

  AX, MASK[BX][SI]中源操作数的寻址方式为 （    ）

                               B.变址寻址

                             D.相对基址变址寻址

 80.执行以下两条指令后，标志位OF为 （    ）

   MOV AL, FFH

   ADD AL, 01H

  CPU内部有一个始终指示下条指令偏移地址的部件是 （    ）

 82.8086对I/O端口的最大寻址范围为〔    〕

E.256B.1024  C.16KD.64K

 83.连续启动两次独立的存储器操作之间的最小间隔叫〔    〕

A.存取时间    B.读周期    C.写周期    

 84.通常，中断效劳程序中的一条STI指令目的是 （    ）

  （    ）

 86.设8259A当前最高优先级为IR5，如果要使该中断在下一循环中变为最低优先级，那么OCW2应设为 （    ）

  CPU用来区分是访问内存还是访问I/O端口的控制信号是 （    ）

   A.MRDC〔非〕                            B.RD〔非〕

   C.M〔非〕/IO                            D.M/IO〔非〕

 88.8255A的方式选择控制字为80H，其含义是 （    ）

   A.A、B、C口全为输入                     B.A口为输出，其他为输入

   C.A、B为方式 0                          D.A、B、C口均为方式 0，输出

  （    ）

三、名词解释 （每题3分，共15分）

1、Cache

2、中断向量

3、DMA

4、同步通信

5、堆栈

6、USB总线

7、DMA

8、接口

9、BIOS

10、寻址方式

11、总线

三．简答题〔40分〕

1．X=-1001，Y=-0101，要求用补码减法来运算X-Y=？

并给出运算过程。

2．请