第5章半导体存储器.docx
- 文档编号:23860091
- 上传时间:2023-05-21
- 格式:DOCX
- 页数:16
- 大小:362.88KB
第5章半导体存储器.docx
《第5章半导体存储器.docx》由会员分享,可在线阅读,更多相关《第5章半导体存储器.docx(16页珍藏版)》请在冰豆网上搜索。
第5章半导体存储器
第5章半导体存储器
内容简介:
本章着重介绍半导体存储器的组成、结构、工作原理及存储器的连接与扩充方法。
§5.1半导体存储器概述
§5.1.1半导体存储器的性能指标
1容量
△容量的定义:
是指一个存储芯片所能存储的二进制信息量。
△容量的表示方法:
一般有两种表示方法
(1)位容量:
一个存储芯片能存储多少位二进制信息
位容量=存储单元数X每单元的位数
(2)单元容量:
一个存储芯片能存储多少字节的二进制信息,即有多少个字节单元。
它们之间的计算关系是:
位容量=单元容量x8
一般在芯片的技术参数描述中,用位容量来表示:
如某芯片型号为27C64,表示其容量为64K位。
而在组成存储系统后,经常用单元容量来描述,如某电脑的内存为128M,8086系统的寻址空间是1M,都指的是单元容量。
2存取时间
对存储器进行一次读或写操作所需要的时间。
3功耗、价格、集成度等其他指标
§5.1.2半导体存储器的分类
§5.2随机存取存储器(RAM)
§5.2.1静态RAM(SRAM)
一SRAM的存储原理与组成结构
SRAM主要由存储体与外围电路两部分构成。
1存储体
SRAM的基本存储单元由R-S触发器构成(如右图核心所示),其中,T1、T2为控制管,T3、T4为负载管。
若Q=1,则使T2导通,使/Q=0,而/Q=0使T1截止,确保了Q=1。
当Q=0时的情况也一样,因此这是一种稳定结构。
除非通过外部加以改变。
这样一个基本单元可存储一位信息。
那么如何进行信息的读出与写入呢?
这就得依靠门控管T5、T6、T7与T8来进行:
当X译码输出为高电平时,T5、T6管导通,当Y译码输出为高电平时,T7与T8管导通,于是,Q、/Q分别与外部得I/O数据信号连同,从而实现数据的读写。
这种读是非破坏性读。
由于有电源与负载管,可以向存储单元补充电荷,因此,只要不掉电,存入的信息就可以一直得到保持而不需要刷新。
2外围电路
(1)地址译码电路
该电路对外部地址信号译码,用以选择要访问的存储单元。
目前主要采用双译码(复合译码)结构,即:
把地址译码器分成X译码器与Y译码器两部分。
其优点是大大减少了译码器输出线的根数。
比如:
如果某存储芯片的地址线为8根,很显然其寻址范围是256个存储单元。
如果采用单译码方式,其地址译码器的输出线为256条。
如上图所示。
反之,如右图所示,如果采用双译码结构,将地址译码器分成X译码器与Y译码器两部分,X译码器与Y译码器各有4条输入地址线,X译码器输出的16条输出线(X0到X15)与Y译码器输出的16条输出线(Y0到Y15)配合(参见存储体部分的结构图),也可寻址256个单元,但总共地址译码器输出线只有32条,比单地址译码器的256条输出线大大减少,当地址线多时效果更为明显。
(2)I/O缓冲器
其处于外部的数据总线与存储器芯片的内部数据线之间,在读写控制信号与片选信号等作用下控制是否将外部的数据总线与存储器芯片的内部数据线连接起来并控制着数据的传输方向(即读出还是写入)。
二典型芯片HM6264BL分析
HM6264BL是一种容量为8K*8的低功耗CMOSSRAM芯片。
1引脚情况(详见教材P201)
该芯片采用DIP封装,共28脚。
(1)地址线13条,A0到A12,用于寻址片内8K个单元;
(2)片选引脚2条,/CS1与CS2;
(3)数据线8条,I/O1到I/O8;
(4)读写信号1条,/WE;
(5)输出允许信号1条,/OE;
(6)电源与地线共2条;
(7)未使用引脚1条。
2工作模式
/CS1
CS2
/WE
/OE
工作模式
数据方向
0
1
1
0
读
Dout
0
1
0
X
写
Din
该系列芯片还有:
6216(2K*8),62128(16K*8),62256(32K*8)等。
§5.2.2动态RAM(DRAM)
一存储体与基本存储单元
DRAM的存储体为电容,基本存储单元如图所示:
由于在数据读出过程中(T1开通),C上的电荷会通过分布电容CD释放,使信息遭到破坏,因此需要周期性地恢复C上的电荷。
这一过程称为刷新(Refresh)
二典型芯片uPD424256分析(详见教材P204)
这是一款由日电(NEC)公司生产的容量为256K*4的DRAM芯片。
(1)地址线9条(A0到A8):
如果采用普通的地址线引出方式,对外需要18条地址引脚,为了减少封装引线,采用了行地址线(9条)与列地址线(9条)分时复用技术,因此,对外地址线引脚只有9条;
(2)数据线4条,I/O1到I/O4;
(3)控制线4条:
/RAS控制行地址的写入与锁存;/CAS控制列地址的写入与锁存;/WE与/OE配合进行数据的读写操作。
(4)电源与地线2条
(5)未用引脚1条
共20个引脚,采用DIP封装。
三SRAM与DRAM的特点与区别
(1)SRAM具有工作稳定、速度快、不需要刷新、外围电路简单等优点;缺点是集成度低(不容易做到大容量)、功耗大、相对较贵等。
(2)DRAM具有存储单元简单、集成度高、容量大、功耗小与价格便宜等优点;但也具有速度慢、需要刷新、外围支持电路复杂等缺点。
基于以上原因,目前电脑中,一般采用DRAM及其改进产品作为主存。
而采用SRAM及其改进产品作为缓存(Cache)。
§5.2.3高速RAM(作为参考内容)
§5.2.4高集成度RAM(作为参考内容)
§5.3只读存储器(ROM)
§5.3.1掩膜ROM与PROM
一掩膜ROM
掩膜ROM是一种所存储的信息由芯片制造厂完成、用户无法修改的只读存储芯片。
其工作原理如下图所示:
上图为一个2*2位的掩膜ROM结构图,图中,T1与T3为负载管,在这里相当于上拉电阻;T2与T4为信号管;在这个矩阵结构中,当字选线与数据线(D0、D1)之间有管子时,代表该位存储的信息为0;当没有时,该位信号为1。
因此,上图中,存储的信息是:
单元0存储的信息是(1,0),单元1存储的信息是(0,1)。
读ROM的单元0时(也即时字选线0为高电平,其余字选线为低电平),T4开通,因此D1=1,D0=0;
读ROM的单元1时(也即时字选线1为高电平,其余字选线为低电平),T2开通,因此D1=0,D0=1;
二可一次性编程ROM(PROM)
一个典型的2*2位的普通PROM的基本结构如下图所示,出厂时,所有信息存储单元都有管子,且通过熔断丝与数据线相连。
当用户写入信息时,用大电流将需要存储“1”的地方的管子的熔断丝熔断,而将存储“0”的管子的熔断丝保留。
比如,要在单元0保存信息01(D1=0,D0=1),而在单元1保存信息10(D1=1,D0=1),则应将T4、T2的熔断丝熔断。
编程后的情况如下图所示:
这种编程(写入)是一次性的,熔断后就接不起来了。
§5.3.2各种可擦除的ROM(EPROM)
一紫外线可擦除EPROM
1基本存储电路
其基本电路由负载管、信号管与辅管等部分,如右图所示。
(1)当刚生产好时,辅管的硅栅上无电荷,辅管不通,信号管也不通,该位信息为“1”。
(2)当编程时,编程脉冲将被选中的单元(要写入信息“0”的单元)的辅管的D、S极击穿,电荷注入硅栅,使辅管导通,信号管导通,该位信息变为0,完成了一次写入。
(3)当用紫外线照射时,硅栅上的电荷漏走,辅管又不通了,每位信息又都变成了“1”,相当于完成了擦除。
下次又可以编程写入了。
2典型芯片
有2764,27C64(8K*8位);27128,27C128(16K*8位);27256,27C256(32K*8位);27512,27C512(64K*8位)等等。
二EEPROM电可擦除PROM
三快擦除PROM(FlashMemory)也是电可擦除PROM,但是成块擦除,速度更快。
§5.4存储器连接与扩充
§5.4.1存储器芯片选择
一类型选择
(1)ROM一般用于存储系统程序(监控程序)及不须在线修改的参数等。
(2)RAM一般用于存储用户的调试程序、程序的中间运算结果及掉电时不须保护的I/O数据与参数等。
A.在小型系统中,如智能仪器仪表等,一般采用静态RAM,这样,不须刷新电路,连接简单。
B.在需要较大存储容量的计算机系统中,一般采用动态RAM,这样集成度高,价格较便宜。
二存储器芯片与CPU的时序配合(选学)
§5.4.2存储器容量扩充
当一片存储器芯片的容量不能满足系统要求时,就需要多片组合以扩充位数或单元数。
一位数扩充
背景:
当存储器芯片的每个单元的数据宽度(位数)不能满足系统的要求时,就需要进行位数扩充
举例:
用8K*8的SRAM芯片HM6264扩充形成8K*16的芯片组。
试设计扩充方案。
解:
(1)首先计算所需的存储芯片数。
在本问题中,存储芯片的单元数能满足要求,但每单元的位数不能满足系统要求,故需要进行位数扩充。
所需芯片数=16/8=2(片)
(2)连接方案如下图所示:
要从地址信号、数据信号与控制信号等三方面来理解!
二单元数扩充
背景:
当存储器芯片的位数满足要求而单元数不够时,需要进行单元数的扩充。
举例:
用8K*8的SRAM芯片HM6264扩充形成32K*8的芯片组。
试设计扩充方案。
解:
(1)首先计算所需的存储芯片数。
在本问题中,存储芯片的位数数能满足要求,但单元数不能满足系统要求,故需要进行单元数扩充。
所需芯片数=32/8=4(片)
(2)连接方案如下图所示:
方案设计同样从三个方面考虑:
A.地址信号的连接,由于整个存储系统容量为32K个单元,共需15根地址线。
A12-A0用于寻找同一芯片内不同的单元,称为片内寻址;A14-A13用于寻找四个芯片的某一个芯片,称为片间寻址。
片间寻址地址信号与片内寻址地址信号组合组合在一起,便形成了每个单元的完整地址。
如下表所示:
8K*8芯片
A14A13
A12-A0
地址范围
0#
00
0…0—1…1
0000H-1FFFH
1#
01
0…0—1…1
2000H-3FFFH
2#
10
0…0—1…1
4000H-5FFFH
3#
11
0…0—1…1
6000H-7FFFH
B.数据总线的连接;
C.控制信号的连接。
三位数与单元数同时扩充
背景:
当存储器芯片的位数与单元数均不够时,需要同时进行扩充。
举例:
用8K*8的SRAM芯片HM6264扩充形成32K*16的存储系统。
试计算需要多少个芯片。
解:
(1)先进行位数扩充,每2个8K*8芯片组合成1个8K*16的芯片组。
(2)以已进行了位数扩充的芯片组为基础,进行单元数扩充,32K个单元共需4个这样的芯片组。
所以:
要扩充成32K*16的存储系统共需8K*8的芯片数目是:
2*4=8(片)
§5.58086/8088与存储器的连接
背景知识:
8086/8088有20条地址线,且大部分与其他信号复用,因此首先必须用锁存器将地址线分离出来,这部分内容已在第二章的系统组成中讲述。
具体连接:
以4片HM6264组合成一个32K*8的存储系统为例。
(1)由于每个芯片有8K个单元,因此片内寻址需13根地址线,A12-A0用于片内寻址。
(2)片间寻址,共要用到4个存储芯片,定位这4个芯片至少要2根地址线,但问题是8086/8088系统还剩余7根地址线。
因此有几种片间寻址的方法:
1:
全译码方法
片内寻址未用的全部7根高位地址线都参加译码,译码输出作为片选信号,区分4片6264芯片,如图所示:
具体实现电路的一种方案见教材P220的图5-19。
全译码方法的优点:
每个芯片的地址范围是唯一的,且各片之间的地址连续。
按上述方法连接的各芯片的地址范围如下表所示:
8K*8芯片
A19-A15
A14A13
A12-A0
地址范围
0#
0…0
00
0…0—1…1
00000H-01FFFH
1#
0…0
01
0…0—1…1
02000H-03FFFH
2#
0…0
10
0…0—1…1
04000H-05FFFH
3#
0…0
11
0…0—1…1
06000H-07FFFH
2:
部分译码法
部分译码法就是将高位地址的一部分译码产生片选信号,在本举例的系统中,高位还有7根地址线,而片间寻址只要2根地址线A14A13产生4个片选信号。
其余5根地址线A19-A15不参与译码。
译码方案如图所示:
优点:
译码电路简单
缺点:
地址重叠,即一个单元对应有多个地址,原因是高5位地址没有参与译码。
2:
线选法
线选法就是高位地址线不经过译码,直接分别接各存储器芯片的片选端来区别各芯片的地址。
在本举例系统中,可用A16-A13分别作为0#-3#芯片的片选段,如下图所示:
按上述方案连接时的地址范围如下表所示:
8K*8芯片
A19-A17
A16-A13
A12-A0
地址范围
0#
000
0111
0…0—1…1
0E000H-0FFFFH
1#
000
1011
0…0—1…1
16000H-17FFFH
2#
000
1101
0…0—1…1
1A000H-1BFFFH
3#
000
1110
0…0—1…1
1C000H-1DFFFH
优点:
不需译码电路,简单。
缺点:
各芯片地址不连续。
作业:
5-1,5–2,5-4,5–6;
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 半导体 存储器