计算机组成原理复习题解析.docx

计算机组成原理复习题解析.docx

《计算机组成原理复习题解析.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习题解析.docx（73页珍藏版）》请在冰豆网上搜索。

计算机组成原理复习题解析

计算机组成原理习题

一、选择题

1 从器件角度看，计算机经历了五代变化。

但从系统结构看，至今绝大多数计算机仍属于（）计算机。

 A 并行   B 冯·诺依曼   C 智能   D 串行

2 某机字长32位，其中1位表示符号位。

若用定点整数表示，则最小负整数为（ ）。

 A -（231-1）   B -（230-1）   C -（231+1）   D -（230+1）

3 以下有关运算器的描述，（）是正确的。

A 只做加法运算   B 只做算术运算C 算术运算与逻辑运算   D 只做逻辑运算

4 EEPROM是指（ ）。

A 读写存储器   B 只读存储器  C 闪速存储器  D 电擦除可编程只读存储器

5 常用的虚拟存储系统由（ ）两级存储器组成，其中辅存是大容量的磁表面存储器。

A cache-主存   B 主存-辅存   C cache-辅存   D 通用寄存器-cache

6冯·诺依曼机工作的基本方式的特点是（ ）。

A 多指令流单数据流B 按地址访问并顺序执行指令C堆栈操作D 存贮器按内容选择地址

7 在机器数（ ）中，零的表示形式是唯一的。

A 原码   B 补码   C 反码

8 在定点二进制运算器中，减法运算一般通过（ ）来实现。

A 原码运算的二进制减法器B 补码运算的二进制减法器

C 原码运算的十进制加法器   D 补码运算的二进制加法器

9某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ ）。

A 0—64MB   B 0—32MB   C 0—32M   D 0—64M

10虚拟存储技术主要解决存储器的（）问题。

A 速度   B 扩大存储容量   C 成本   D 前三者兼顾

11下列数中最小的数是（ ）。

A （101001）2   B （52）8   C （101001）BCD   D （23）16

12 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（ ）。

A 8，512   B 512，8   C 18，8   D 19，8

13交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读写操作。

A 流水式并行   B 资源重复   C 顺序   D 资源共享

14运算器的核心功能部件是（ ）。

A 数据总线   B ALU   C 状态条件寄存器   D 通用寄存器

15某单片机字长32位，其存储容量为4MB。

若按字编址，它的寻址范围是（ ）。

A 1M   B 4MB   C 4M   D 1MB

16 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ ）。

A 20   B 28   C 30   D 32

17 双端口存储器所以能进行高速读/写操作，是因为采用（ ）。

A 高速芯片   B 新型器件   C 流水技术   D 两套相互独立的读写电路

18某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数为（ ）。

A +（263-1）   B +（264-1）   C +（263+1）   D +（264+1）

19请从下面浮点运算器中的描述中选出两个描述正确的句子（ ）。

A 浮点运算器可用两个松散连接的定点运算部件——阶码和尾数部件来实现。

B 阶码部件可实现加，减，乘，除四种运算。

C 阶码部件只进行阶码相加，相减和比较操作。

D 尾数部件只进行乘法和除法运算。

20 存储单元是指（）。

A 存放1个二进制信息位的存储元   B 存放1个机器字的所有存储元集合

C 存放1个字节的所有存储元集合   D 存放2个字节的所有存储元集合

21 某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ ）。

A 0—1M   B 0—512K   C 0—56K   D 0—256K

22直接映射cache的主要优点是实现简单。

这种方式的主要缺点是（）。

A 它比其他cache映射方式价格更贵

B 如果使用中的2个或多个块映射到cache同一行，命中率则下降

C 它的存取时间大于其它cache映射方式

D cache中的块数随着主存容量增大而线性增加

23虚拟存储器中段页式存储管理方案的特性为（ ）。

A 空间浪费大，存储共享不易，存储保护容易，不能动态连接

B 空间浪费小，存储共享容易，存储保护不易，不能动态连接

C 空间浪费大，存储共享不易，存储保护容易，能动态连接

D 空间浪费小，存储共享容易，存储保护容易，能动态连接

24主存贮器和CPU之间增加cache的目的是（ ）。

A 解决CPU和主存之间的速度匹配问题   B 扩大主存贮器容量

C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

25冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ）。

A指令操作码的译码结果B指令和数据的寻址方式

C指令周期的不同阶段D指令和数据所在的存储单元

26一个C语言程序在一台32位机器上运行。

程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。

当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是（ ）。

Ax=0000007FH，y=FFF9H，z=00000076HBx=0000007FH，y=FFF9H，z=FFFF0076H

Cx=0000007FH，y=FFF7H，z=FFFF0076HDx=0000007FH，y=FFF7H，z=00000076H

27浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。

设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。

若有两个数X=2729/32，Y=255/8，则用浮点加法计算X+Y的最终结果是（ ）。

A001111100010B001110100010C010000010001D发生溢出

28某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。

每个主存块大小为32字节，按字节编址。

主存129号单元所在主存块应装入到的Cache组号是（ ）。

A0B2C4D6

29某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。

现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ ）。

A1、15B2、15C1、30D2、30

30假设某计算机的存储系统由Cache和主存组成。

某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。

A5%B9.5%C50%D95%

31下列选项中，能缩短程序执行时间的措施是

提高CPU时钟频率

优化数据通路结构

对程序进行编译优化

A仅

和

B仅

和

C

和

D

、

和

32假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。

若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是

Ar1×r2Br2×r3Cr1×r4Dr2×r4

33假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。

若在32位机器中执行下列关系表达式，则结果为“真”的是

I．i==（int）（float）iII．f==（float）（int）f

III．f==（float）（double）f

．（d+f）-d==f

A仅I和IIB仅I和IIIC仅II和IIID仅III和

34假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是

A0000HB0600HC0700HD0800H

35下列有关RAM和ROM的叙述中，正确的是

．RAM是易失性存储器，ROM是非易失性存储器

．RAM和ROM都采用随机存取方式进行信息读取

．RAM和ROM都可用作Cache

．RAM和ROM都需要进行刷新

A仅

和

B仅

和

C仅

、

和

D仅

、

和

36下列选项中，描述浮点数操作速度指标的是

AMIPSBCPICIPCDMFLOPS

37float型数据通常用IEEE754单精度浮点数格式表示。

若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是

AC1040000HBC2420000HCC1840000HDC1C20000H

38下列各类存储器中，不采用随机存取方式的是

AEPROMBCDROMCDRAMDSRAM

39某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是

A22位B23位C25位D26位

 40单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（）。

A 堆栈寻址方式   B 立即寻址方式   C 隐含寻址方式   D 间接寻址方式

 41 RISC访内指令中，操作数的物理位置一般安排在（ ）。

A 栈顶和次栈顶   B 两个主存单元

C 一个主存单元和一个通用寄存器D 两个通用寄存器

42某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期，假设CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为（ ）。

A0.25×109条令/秒B0.97×109条指令/秒C1.0×109条令/秒D1.03×109条指令/秒

43 寄存器间接寻址方式中，操作数在（）。

   A 通用寄存器   B 主存单元   C 程序计数器   D 堆栈

 44 机器指令与微指令之间的关系是（ ）。

A 用若干条微指令实现一条机器指令   B 用若干条机器指令实现一条微指令

C 用一条微指令实现一条机器指令   D 用一条机器指令实现一条微指令

 45 描述多媒体CPU基本概念中，不正确的是（ ）。

A 多媒体CPU是带有MMX技术的处理器   B MMX是一种多媒体扩展结构

C MMX指令集是一种多指令流多数据流的并行处理指令

D 多媒体CPU是以超标量结构为基础的CISC机器

 46 流水线中造成控制相关的原因是执行（）指令而引起。

 A 条件转移   B 访内   C 算逻   D 无条件转移

 47 PCI总线是一个高带宽且与处理器无关的标准总线。

下面描述中不正确的是（ ）。

A 采用同步定时协议   B 采用分布式仲裁策略

C 具有自动配置能力   D 适合于低成本的小系统

48同步控制是（ ）。

A 只适用于CPU控制的方式B 只适用于外围设备控制的方式

C 由统一时序信号控制的方式   D 所有指令执行时间都相同的方式

 49 描述PCI总线中基本概念不正确的句子是（ ）。

A PCI总线是一个与处理器无关的高速外围设备B PCI设备一定是主设备

C PCI总线的基本传输机制是猝发式传送   D 系统中只允许有一条PCI总线

 50 当前的CPU由（）组成。

A 控制器   B 控制器、运算器、cacheC 运算器、主存   D 控制器、ALU、主存

 51 流水CPU是由一系列叫做“段”的处理部件组成。

和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力（ ）。

A 具备同等水平   B 不具备同等水平C 小于前者D 大于前者

52 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（）。

A 用程序计数器PC来产生后继微指令地址

B 用微程序计数器µPC来产生后继微指令地址

C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D 通过指令中指定一个专门字段来控制产生后继微指令地址

 53 用于对某个寄存器中操作数的寻址方式为（ ）。

A 直接   B 间接   C 寄存器直接   D 寄存器间接

 54程序控制类的指令功能是（ ）。

A 进行算术运算和逻辑运算B 进行主存与CPU之间的数据传送

C 进行CPU和I/O设备之间的数据传送   D 改变程序执行的顺序

 55指令周期是指（ ）。

A CPU从主存取出一条指令的时间B CPU执行一条指令的时间

C CPU从主存取出一条指令加上执行一条指令的时间   D 时钟周期时间

56 CPU中跟踪指令后继地址的寄存器是（ ）。

A 地址寄存器   B 程序计数器   C 指令寄存器   D 通用寄存器

57 某寄存器中的数值为指令码，只有CPU的（ ）才能识别它。

A 指令译码器   B 判断程序   C 微指令   D 时序信号

58 在集中式总线仲裁中，（ ）方式响应时间最快，（）方式对（）最敏感。

A 独立请求方式   B 计数器定时查询方式   C 菊花链方式D电路故障

59 从以下有关RISC的描述中，选择正确的答案（）

A采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。

B为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。

CRISC的主要目标是减少指令数。

DRISC设有乘、除法指令和浮点运算指令。

60同步通信之所以比异步通信具有较高的传输频率，是因为同步通信（）

A不需要应答信号B总线长度较短

C用一个公共时钟信号进行同步D各部件存取时间比较接近

61采用串行接口进行7位ASCII码传送，带有一位奇校验位、1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为（）。

A960B873C1371D480

62系统总线中地址线的功能是（）。

A选择主存单元地址B选择进行信息传输的设备

C选择外存地址D指定主存和I/O设备接口电路的地址

63系统总线中控制线的功能是（）

A提供主存、I/O接口设备的控制信号和响应信号B提供数据信息

C提供时序信号D提供主存、I/O接口设备的响应信号

64PCI总线的基本传输机制是猝发式传送。

利用（）可以实现总线间的（）传送，使所有的存取都按CPU的需要出现在总线上。

PCI允许（）总线（）工作。

A桥B猝发式C并行D多条

65InfiniBand是一个高性能的（）标准，数据传输率达（），它可连接（）台服务器，适合于高成本的（）计算机的系统。

AI/OB30GB/sC64000D较大规模

66计算机的外围设备是指（）。

A输入/输出设备B外存储器C远程通信设备D除了CPU和内存以外的其它设备

67CRT的颜色数为256色，则刷新存储器每个单元的字长是（）。

A256位B16位C8位D7位

68CRT的分辨率为1024×1024像素，像素颜色数为256，则刷新存储器的容量是（）。

A512KBB1MBC256KBD2MB

69显示器的主要参数之一是分辨率，其含义为（）。

A显示屏幕的水平和垂直扫描频率B显示屏幕上光栅的列数和行数

C可显示不同颜色的总数D同一副画面允许显示不同颜色的最大数目

70在微型机系统中外围设备通过（）与主板的系统总线相连接。

A适配器B设备控制器C计数器D寄存器

71中断向量地址是：

（）。

A子程序入口地址B中断服务例行程序入口地址

C中断服务例行程序入口地址的指示器D中断返回地址

72为了便于实现多级中断，保存现场信息最有效的办法是采用（）。

A通用寄存器B堆栈C存储器D外存

73允许响应中断请求的条件是（）。

A一条指令执行结束B一次I/O操作结束

C机器内部发生故障D一次DMA操作结束

74下述I/O控制方式中，主要由程序实现的是______。

APPU（外围处理机）方式B中断方式CDMA方式D通道方式

75采用DMA方式传送数据时，每传送一个数据要占用（）的时间。

A一个指令周期B一个机器周期C一个时钟周期D一个存储周期

76下面有关“中断”的叙述，（）是不正确的。

A一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求

BCPU响应中断时暂停运行当前程序，自动转移到中断服务程序

C中断方式一般适用于随机出现的服务

D为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作

77周期挪用方式多用于（）方式的输入输出中。

ADMAB中断C程序传送D通道

78为了便于实现多级中断，保存现场信息最有效的方法是采用（）。

A通用寄存器B堆栈C存储器D外存

79通道对CPU的请求形式是（）。

A自陷B中断C通道命令DI/O指令

80并行I/O标准接口SCSI中，一块适配器中可以连接（）台具有SCSI接口的设备。

A6B8C8D10

81如果认为CPU等待设备的状态信号是处于非工作状态（即空等待），则在下面几种主机与设备数据传送方式中，（）主机与设备是串行工作的，（）主机与设备是并行工作的。

A程序查询方式B中断方式

82在I/O设备、数据通道、时钟和软件这四项中，可能成为中断源的是（）。

AI/O设备BI/O设备和数据通道

CI/O设备、数据通道和时钟DI/O设备、数据通道、时钟和软件

83单级中断与多级中断的区别是（）。

A单级中断只能实现单中断，而多级中断可以实现多重中断

B单级中断的硬件结构是一维中断，而多级中断的硬件结构的二维中断

C单级中断，处理机只通过一根外部中断请求线接到它的外部设备系统；而多级中断，每一个I/O设备都有一根专用的外部中断请求线

84如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。

若要调整中断事件的响应次序，可以利用（）。

A中断嵌套B中断向量C中断响应D中断屏蔽

85中断允许触发器用来（）

A表示外设是否提出了中断请求BCPU是否响应了中断请求

CCPU是否正在进行中断处理D开放或关闭可屏蔽硬中断

86下列陈述中正确的是（）

A在DMA周期内，CPU不能执行程序

B中断发生时，CPU首先执行入栈指令将程序计数器的内容保护起来

CDMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期

D输入输出操作的最终目的是要实现CPU与外设之间的数据传输

87某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。

指令系统

所占比例

CPI

A

50％

2

B

20％

3

C

10％

4

D

20％

5

该机的MIPS数是（）。

A100B200C400D600

88某数采用IEEE754单精度浮点数格式表示为C6400000H，则该数的值是（）。

A-1.5×213B-1.5×212C-0.5×213D-0.5×212

89某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=11110100，

[y]补=10110000，若整型变量z=2*x+y/2，则z的机器数为（）。

A11000000B00100100C10101010D溢出

90用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。

A2B3C4D5

*91某计算机主存地址空间大小为256MB，按字节编址。

虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项目，内容如下表所示。

有效位

标记

页框号

0

FF180H

0002H

1

3FFF1H

0035H

0

02FF3H

0351H

1

03FFFH

0153H

则对虚拟地址03FFF180H进行虚实地址变换的结果是（）。

A0153180HB0035180HCTLB缺失D缺页

92假设变址寄存器R的内容1000H，指令中的形式地址为2000H：

地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（）。

A、1000HB、2000HC、3000HD、4000H

93下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（）。

A、PCIB、USBC、AGPD、PCI-Express

*94下列选项中，用于提高RAID可靠性的措施有（）。

Ⅰ.磁盘镜像Ⅱ.条带化Ⅲ.奇偶校验Ⅳ.增加Cache机制

A仅Ⅰ、ⅡB、仅Ⅰ、ⅢC仅Ⅰ、Ⅲ和ⅣD、仅Ⅱ、Ⅲ和Ⅳ

95某磁盘的转速为10000转/分，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需的平均时间约为

A9msB9.4msC12msD12.4ms

96下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（）。

A中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权

B中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后

C中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成

D中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备

97假设基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。

若CPU速度提高50%，I/