32位高性能嵌入式CPUCKCORE系列产品技术研讨会.docx
- 文档编号:23762752
- 上传时间:2023-05-20
- 格式:DOCX
- 页数:11
- 大小:21.90KB
32位高性能嵌入式CPUCKCORE系列产品技术研讨会.docx
《32位高性能嵌入式CPUCKCORE系列产品技术研讨会.docx》由会员分享,可在线阅读,更多相关《32位高性能嵌入式CPUCKCORE系列产品技术研讨会.docx(11页珍藏版)》请在冰豆网上搜索。
32位高性能嵌入式CPUCKCORE系列产品技术研讨会
ConvergenSCTM产品系列
基于SystemC的电子系统级设计解决方案
ConvergenSCTMAdvancedSystemDesigner是一个基于SystemC的高性能设计和验证环境,由如下四个部分组成:
一、SystemDesigner(系统设计器)为客户提供业界最快的SystemC仿真器和最先进的系统级分析功能,同时支持第三方验证工具接口;
二、PlatformCreator(平台生成器)是功能强大的图形开发环境,用户能够使用SystemC在TLM级快速建立、配置和优化SoC平台,并且能够使用针对SystemC的InterfaceSynthesis®技术为SoC平台划分功能规范;
三、RTL模块导入和网表生成功能能够自动导入VHDL和Verilog模块,使其能够和SystemCTLM级系统集成在一起;
四、RTL连线生成功能能够自动生成TLM平台互连线的RTL实现;
AdvancedSystemDesigner提供两种流行的系统级设计方法——软硬件协同设计(常称为自顶向下设计方法)和基于平台的设计。
●InterfaceSynthesis®技术提供功能丰富的软硬件协同设计能力
基于InterfaceSynthesis®技术的自顶向下设计方法使用户能够快速探索硬件、软件划分的各种解决方案来寻找出最佳,用户可以规划映射基于SystemC的可执行规范到可复用的功能模块和新的模块中。
平台产生器允许设计者:
✧用SystemC在UT级创建功能规范;
✧用ConvergenSCIP模型库中丰富的处理器、总线及外设来搭建SoC处理平台:
这个平台可以是单个或多个处理器,同时具有总线和接口的TLM级SystemC;
✧选择一个已经创建好的平台,用拖拽的方法非常方便地对平台功能进行划分:
功能模块如果放到任意一个处理器上,则创建软件模块,如果放到总线节点上,则创建硬件模块;
✧建立平台仿真来进行模拟执行和性能分析;
✧根据分析结果更改平台的划分、更换处理器和总线结构或内存映射,然后重新建立仿真来进行模型执行和性能分析。
使用软硬件协同设计流程,设计者能够在“Greyarea”(不清楚硬件还是软件才是最佳的实现方式)对系统的划分进行快速评估,精确的模型能够让用户看到所有总线结构和存储体系的影响,并且用户在平台上以非常快速度运行软件程序。
这对高度复杂系统来说,大大节省了构建和验证可执行规范的时间,可执行规范为设计实现提供了强有力的参考依据,降低了整个系统设计的风险。
●快速SoC平台构建和重构
基于平台的设计方法将PlatformCreator和SystemDesigner提供的系统级分析功能以及ConvergenSCIP模型库紧密地结合在一起,使平台体系结构设计者能够用SystemC在TLM级快速构建和验证可重构的平台。
●快速探索系统互连线的最佳体系结构
在软硬件协同设计或基于平台的设计流程中,片上互连线体系结构是SoC结构优化的关键。
ConvergenSCIP模型库有可选的常用总线标准SystemCTLM仿真器,如AMBA仿真器,这些仿真器经过编译可供ConvergenSC中分析使用,并可在PlatformCreator搭建出所需的互连线拓扑结构,同时生成用户总线和片上网络互连线规范模型。
根据设计任务,系统能够在TLM精度级别范围内选出合适的精度快速仿真:
✧快速、UT模型——用来为嵌入式软件开发创建一个寄存器级精确的平台,即“Programmer'sView”级(PV,程序员视图级);
✧引入可选时钟周期精度——适合于体系结构优化的决策,比如:
高速缓存使用和总线吞吐量的最优化;
✧TLM级——比RTL级运行快几百倍,但仍然能够保持系统级验证所需的时钟周期级的精确度。
●RTL模块自动化集成到TLM级系统
AdvancedSystemDesigner支持HDL(VHDL和Verilog)模块导入并自动生成将模块连接到TLM总线上的Transactor,这使得用户可以容易地将从硬件设计组得到RTL模块集成到TLM模型平台中去,为仿真产生一个SystemC和HDL的混合网表。
这样就提供了一个强有力的设计验证能力:
使系统设计人员能“分而治之”的逼近实现系统级验证。
●片上互连线的RTL生成
当设计中所有的外围硬件模块都是用RTL表示时,平台产生器能够导出一个完整的RTL网表。
接口综合技术可以从TLM级平台模型自动生成RTL的互连线实现。
为了具有该功能,使用的总线库必须包含可用的RTL总线生成功能。
如AMBA在ConvergenSC模型库中就具有这个功能。
CoWare服务团队还可以为用户自定义的总线提供RTL生成功能。
●ConvergenSCIP模型库、LISATek及SPW提供丰富的IP支持
ConvergenSC模型库包括:
一系列来自前沿厂商(如ARM、MIPS)的处理器,支持通用总线规范(如AMBA)的TLM总线模型,以及外围设备模型(如ARM的PrimeCells)。
在CoWareSPW中设计的算法模型可以生成SystemC模型并导入到ConvergenSC中。
使用CoWareLISATek产品系列,用户可以快速生成自定义的处理器模型和模型库中不支持的其它处理器模型。
AdvancedSystemDesigner优点
✧通过探索最优的软硬件划分、互连线和存储器体系结构,使用户能够提前交付具有特色的产品
✧在实现硬件以前,确认体系结构是否满足性能、功耗以及代价方面的要求,降低产品开发风险同时避免工程超支
✧通过具有特色的片上互连线自动化实现,使设计者把精力集中在增值模块的设计上
✧综上所述,使基于SoC的综合型产品能够快速推向市场
ConvergenSCTMSystemDesigner
强大的分析功能提供具有特色的SoC设计
ConvergenSC的SystemDesigner是一个高性能的、基于SystemC的设计及验证环境,包含最先进的系统级硬件、软件、总线和存储器分析能力。
它具有HDL仿真和验证工具接口,有业界最快的SystemC仿真器和功能强大的SystemC多线程调试器。
当它集成到ConvergenSCAdvancedSystemDesigner中时,能够提供深层次性能仿真和分析功能使SoC设计者能够在TLM级SystemC检验各种可能的体系结构,并对所选体系结构进行优化。
另外当它单独运行时,这些功能使得经过验证和分析以后确定的TLM级SystemC设计为嵌入式软件、“分而治之”的深入验证以及软硬件集成提供了一个功能性的验证原型。
●针对SystemC的高效体系结构和性能分析
SystemDesigner的分析工具为系统设计师、验证工程师、软件设计师分析SoC体系结构和性能提供了文字和图像视图方式,通过这些用户能够完成以下分析:
体系结构分析:
✧分析时钟周期级精确的体系性能;
✧研究吞吐量和瓶颈;
✧观察总线交换和高速缓存利用率以降低功耗;
✧优化总线和存储器结构。
功能分析:
✧观察系统响应和任务调度;
✧分析处理器负载来决定性能划分;
✧统计软件信息来优化性能;
✧相关视图之间紧密的连接,以获取有效信息。
在仿真运行时,用户能够配置分析视图来决定判定所需捕获的数据。
可视化的环境使用户在仿真或后台处理过程中可以动态观察默认的视图,找到设计的瓶颈。
视图根据需要可以重组,用户可以将多个仿真结果数据组合在一起,方便地比较各种可能的体系结构。
另外,SystemDesigner提供一些用于分析的API,允许用户方便地将视图功能加入到自己的IP中:
✧用于总线模型的总线视图库;
✧用于在IP模型中进行通用分析的基本视图库;
✧用于编译ISS的软件视图库;
✧用于存储器分析的存储端口视图库。
这些都是建立在强大的分析基础库上,它能够提供灵活的API、数据脚本语言和图形化的仿真后处理环境。
●基于SystemC和HDL混合设计的“分而治之”的验证方法
“分而治之”的验证方法把TLM级SystemC设计当作功能验证原型,或称“测试平台”,利用SystemDesigner强大的系统级分析能力在整个设计的初期对TLM级的硬件设计进行验证,TLM级的设计会在其后变成更加具体的RTL级(VHDL或Verilog)设计。
工程师可以并行地进行工作,如分割并验证系统中的每一个子系统,包括运行真正的软件。
SystemDesigner具有完整的、针对SOC设计的、系统软硬件调试所必需的工具和接口。
对于调试SystemC,SystemDesigner功能强大的多线程调试器能够理解SystemC,并直接支持SystemC的特殊调试命令。
对于嵌入式软件,一系列PSP(处理器支持程序包,包括厂商提供的编译器、连接器和调试器),或CoWareLISATekTM生成的软件工具都支持SystemDesigner。
对于HDL模型,仿真能够自动化建立,使没有HDL仿真经验的软件开发工程师也能进行SystemC和HDL的混合仿真。
●与第三方HDL仿真器和验证流程协同仿真的
ConvergenSC可以和Mentor、Synopsys、Verisity以及CoWare合作伙伴Cadence的验证流程共同操作。
SystemDesigner的HDL仿真器接口支持SystemC与VHDL及Verilog仿真器(包括Incisive、NC-Sim,、ModelSim和VCS)的协同仿真。
SystemDesigner和VerisitySpecmanElite的集成支持SystemC与“e”语言测试平台的协同仿真。
另外,ConvergenSC还支持FSDB格式的仿真输出,方便在Novas的Debussy调试系统下观察波形图。
●SystemDesigner优点
✧对性能进行权衡分析,优化系统体系结构,在设计实现前消除设计错误
✧运用快速的SystemCTLM模型、软件分析和多处理器调试等方法,能够提前数月完成嵌入式软件的开发和系统集成
✧将TLM系统和嵌入式软件作为测试平台加以复用,大大削减复杂SoC的验证成本和时间
✧综上所述,更快的检查、分析和验证使得复杂SoC设计和嵌入式软件可以更早交付
ConvergenSCTMSystemVerifier
快速SystemC仿真和调试环境
ConvergenSCSystemVerifier是业界系统级设计和验证最快的SystemC仿真器。
SystemVerifier提供一个高度优化的“always-on”仿真内核,提供用户可控的附加优化功能优化SystemC代码,提供功能强大的能够识别SystemC的调试环境。
●完全兼容OSCI
SystemVerifier完全支持OpenSystemCInitiative(OSCI)SystemC2.1版本的标准。
SystemC2.1版本向前兼容SystemC2.0.1版本的语言参考手册,并提供一些新的功能。
SystemVerifier还支持OSCISystemC验证库1.0版,它是对事务记录(Transactionrecording)的扩展库。
●功能强大的能识别SystemC线程和例示的调试器
SystemVerifier提供SystemC源码级调试,它直接支持特定的SystemC命令、理解SystemC的qthreads,识别具体例示。
这些显著特点使它可以更加准确地调试并发系统中多次调用的系统功能,这些调用由同一代码例示,具有独立的行为。
SystemVerifier提供增量编译功能,从而大大减少了仿真的建立时间,快速重新编译时仅编译改动过的文件。
●优化的仿真性能
两个要点使得SystemVerifier获得业界最快得SystemC仿真性能:
✧“always-on”SystemC内核性能改进自动加快了事件、信号量、时间和等待调用的仿真;
✧SystemC源码优化器自动转换用户代码,使其能够快速仿真。
启用优化器可以得到最佳regression性能,关闭它可以加快编译。
SystemVerifier优点
✧业界领先的SystemC仿真性能
✧改进的SystemC编译、仿真、调试效率
✧强大支持的商业化产品
LISATek解决方案
嵌入式处理器设计和软件开发工具自动生成器
LISATek是一个嵌入式处理器设计和优化的自动化环境,它大大地减少了处理器硬件设计的时间和编写处理器特定软件开发工具的人员投入。
LISATek的高度自动化甚至让那些没有处理器开发专门知识的设计团队自动生成先进的处理器。
此外,即使处理器的硬件设计不是采用LISATek的自动硬件设计功能,它仍然可以自动生成软件开发工具。
LISATek大大地加速定制和标准处理器的设计,包括专用的指令集处理器(application-specificinstructionsetprocessorsASIPs),这对片上系统(system-on-chipSoC)功能集中变得越来越重要。
LISATek被广泛用来开发各种类型的处理器架构,包括DSP、RISC、SIMD、VLIW和超标量体系结构。
LISATek生成的软件开发环境使应用软件开发在没有真正硬件的时候就开始了,从而消除了嵌入式系统开发中的一个共有瓶颈。
LISATek自动化的关键是它的面向指令集体系结构的语言(LanguageforInstructionSetArchitectures)LISA2.0。
LISA2.0能创建一个“完美无瑕的”处理器模型做为自动生成指令集模拟器(instructionsetsimulatorISS),以及完整的软件开发工具套件和可综合的RTL代码的根源。
开发工具与软件模拟器和调试器丰富的profiling功能结合,能够迅速地探求处理器体系结构指令集来决定针对目标应用领域的最佳体系结构。
LISATek能使设计人员优化指令集设计、处理器微结构设计和包括Cache在内的内存系统。
LISATek单一的处理器模型确保ISS、软件工具和RTL实现之间的一致和兼容性,消除了对不同抽象层次上独立创建模型进行验证和调试的过程。
在抽象的层次上进行操作,LISATek不仅消除了HDL处理器设计和手工开发软件工具的固有时间和成本,而且使处理器设计不再需要所谓的专家。
关键特点
⏹为标准化的处理器设计和软件开发工具生成器提供集成的设计环境——用户不需要具有处理器设计的专门知识
⏹极大地缩短处理器硬件设计的时间
⏹极大地降低编写处理器特定软件开发工具的人员投入——甚至对非LISATek设计的处理器
⏹确保ISS、软件工具和RTL实现的兼容性
⏹LISATek生成的软件开发环境使应用软件开发能够在没有真正硬件的时候就开始了,极大地提前了应用软件开发的起始时间
LISATek解决方案
特点
⏹统一的建模、探索和处理器结构设计环境
⏹自动生成快速,指令和周期精确的ISS
⏹与以前的版本相比,模拟器性能提高可达60%、内存使用减少可达50%
⏹对ISS,微体系结构和内存丰富的profiling功能能够优化速度、面积及功耗
⏹自动产生可综合的RTL
-控制和数据通路
-VHDL和Verilog
-兼容,认可的综合工具和流程
-单一的数据源确保RTL行为和ISS行为的一致性
⏹软件开发工具自动生成器
-优化C编译器
●标准库支持(libc)
●符号调试数据
●全面自动的代码优化
●编译器验证套件
-二进制代码生成工具包含丰富的宏汇编器、反汇编器、目标代码连接器和文档生成器
-集成的profiling功能能够根据目标体系结构,它包括内存和微体系结构,对软件进行优化
-指令集模拟
●超快速、及时的Cache编译模拟(Just-in-TimeCacheCompiledJIT-CC)(即将成为专利)
●针对SystemC的系统级设计环境如CoWare的ConvergenSC和开放SystemC组织(OpenSystemCInitiativeOSCI)的参考模拟器,生成处理器支持包(ProcessorSupportPackagePSP)
●指令和数据结果生成
●能够容易地和第三方调试工具集成
⏹全面的调试选项
-图形化调试工具能够针对目标体系结构、微体系结构,象征性地调试C/C++应用软件和,丰富的profile功能支持软件硬件的优化
-多核调试工具能在一个系统验证环境如CoWare的ConvergenSC和开放SystemC组织(OSCI)的参考模拟器,或在HDL/Cco-simulation工具如Mentor的Seamless里,对多核结构进行软件调试
-交互式源级调试LISA2.0处理器描述
⏹LISATek嵌入式软件开发环境
-使应用软件开发能够在没有真正硬件的时候就开始了,极大地提前了应用软件开发的起始时间,并且能够快速执行和验证大量应用程序代码
-配备了LISATek的优化C编译器,二进制代码生成器,一个非常高速的ISS和集成调试环境
-在2.5GAthlon个人电脑上实测ISS明显比类似的模拟器快一个数量级
●指令精确模型快5到30MIPS
●周期精确模型快0.5到5MIPS
⏹支持的平台
-Solaris2.8或更高
-LinuxRedHat7.x和8.0
-WindowsNT4.0,2000或XP
总结
⏹通过以下几点,即使没有处理器开发专门知识的设计团队,也能迅速开发出灵活可复用的嵌入式处理器,这包括对片上系统(system-on-chipSoC)功集中变得越来越重要的ASIP。
-任何熟悉C/C++的开发人员都能快速地利用LISA2.0进行体系结构设计;
-自动化生成模型和软件开发工具;
-容易的指令集profiling和优化,满足或高于目标性能;
-自动生成可综合的,包括控制和数据通路硬件的RTL,与RTL模拟器和综合工具完美链接;
-统一自动的方法确保高层次设计模型软件硬件的一致性。
⏹通过以下几点,极大地减少嵌入式应用软件的开发和调试,缩短产品推向市场的时间:
-LISATek生成的软件开发环境使应用软件开发能够在没有真正硬件的时候就开始了,极大地提前了应用软件开发的起始时间;
-减少软件应用程序设计和开发时间;
-快速精确的指令集模拟器。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 32 性能 嵌入式 CPUCKCORE 系列产品 技术研讨会