电子通讯笔试题大全附答案.docx
- 文档编号:23733466
- 上传时间:2023-05-20
- 格式:DOCX
- 页数:75
- 大小:1.31MB
电子通讯笔试题大全附答案.docx
《电子通讯笔试题大全附答案.docx》由会员分享,可在线阅读,更多相关《电子通讯笔试题大全附答案.docx(75页珍藏版)》请在冰豆网上搜索。
电子通讯笔试题大全附答案
a)什么是Setup 和Holdup时间?
Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。
输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。
如果holdtime不够,数据同样不能被打入触发器。
建立时间(SetupTime)和保持时间(Holdtime)。
建立时间是指在时钟边沿前,数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现stability的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。
b) 什么是竞争与冒险现象?
怎样判断?
如何消除?
当一个门的输入有两个或两个以上的变量发生改变时,由于这些变量是经过不同组合逻辑路径产生的,使得它们状态改变的时刻有先有后,这种时差引起的现象称为竞争(Race)。
竞争的结果若导致冒险或险象(Hazard)发生(例如毛刺(glitch)),并造成错误的后果,那么就称这种竞争为临界竞争。
若竞争的结果没有导致冒险发生,或虽有冒险发生,但不影响系统的工作,那么就称这种竞争为非临界竞争。
输入信号变化前后,输出的稳态值是一样的,但在输入信号变化时,输出信号产生了毛刺,这种冒险是静态冒险。
输入信号变化前后,输出的稳态值不同,并在边沿处出现了毛刺,称为动态险象(冒险)。
从引起冒险的具体原因上,冒险可以分为函数冒险和逻辑冒险。
函数冒险是逻辑函数本身固有的,当多个输入变量发生变化时,常常会发生逻辑冒险。
避免函数冒险的最简单的方法是同一时刻只允许单个输入变量发生变化,或者采用取样的办法。
如何解决
1.通过改变设计,破坏毛刺产生的条件,减少毛刺发生。
例如,数字电路设计中,常常采用GrayCode计数器取代普通计数器,因为GrayCode计数器的输出每次只有一位跳变,消除了竞争冒险发生的条件,避免了毛刺的产生。
2.毛刺并不是对所有的输入都有危害,例如:
D触发器的D输入端,只要毛刺不出现在时钟的上升沿且满足数据的建立和保持时间,就不会对系统造成危害,因此可以说D触发器的D输入端对毛刺不敏感。
因此,在系统中尽可能采用同步电路,因为同步电路信号的变化都发生在时钟沿,只要毛刺不出现在时钟的沿口并且不满足数据的建立和保持时间,就不会对系统造成危害。
(由于毛刺一般都很短,多为几纳秒,基本上都不可能满足数据的建立和保持时间)
3.以上方法可以大大减少毛刺,但它并不能完全消除毛刺,有时,我们必须手工修改电路来去除毛刺。
我们通常使用"采样"的方法。
一般说来,冒险出现在信号发生电平转换的时刻,也就是说在输出信号的建立时间内会发生冒险,而在输出信号的保持时间内是不会有毛刺信号出现的。
如果在输出信号的保持时间内对其进行"采样",就可以消除毛刺信号的影响。
有两种基本的采样方法:
一种方法是在输出信号的保持时间内,用一定宽度的高电平脉冲与输出信号做逻辑"与"运算,由此获取输出信号的电平值。
图6.23说明了这种方法,采样脉冲信号从输入引脚"SAMPLE"引入。
从图6.24的仿真波形上可以看出,毛刺信号出现在"TEST"引脚上,而"OUT"引脚上的毛刺已被消除了.
消除毛刺信号的方法之一
上述方法的一个缺点是必须人为的保证sample信号必须在合适的时间中产生,另一种更常见的方法是利用D触发器的D输入端对毛刺信号不敏感的特点,在输出信号的保持时间内,用触发器读取组合逻辑的输出信号,这种方法类似于将异步电路转化为同步电路。
图6.25给出了这种方法的示范电路,图6.26是仿真波形。
图6.25消除毛刺信号方法之二
利用冗余项法 利用冗余项消除毛刺有2种方法:
代数法和卡诺图法,两者都是通过增加冗余项来消除险象,只是前者针对于函数表达式而后者针对于真值表。
以卡诺图为例,若两个卡诺圆相切,其对应的电路就可能产生险象。
因此,修改卡诺图,在卡诺图的两圆相切处增加一个圆,以增加多余项来消除逻辑冒险。
但该法对于计数器型产生的毛刺是无法消除的。
在仿真时,我们也可能会发现在FPGA器件对外输出引脚上有输出毛刺,但由于毛刺很短,加上PCB本身的寄生参数,大多数情况下,毛刺通过PCB走线,基本可以自然被虑除,不用再外加阻容滤波。
a)什么是Setup和Holdup时间?
建立时间(setuptime)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟上升沿被打入触发器;保持时间(holdtime)是指在触发器的时钟信号上升沿到来以后,数据稳定不变的时间,如果保持时间不够,数据同样不能被打入触发器。
b)什么是竞争与冒险现象?
怎样判断?
如何消除?
信号在FPGA器件内部通过连线和逻辑单元时,都有一定的延时。
延时的大小与连线的长短和逻辑单元的数目有关,同时还受器件的制造工艺、工作电压、温度等条件的影响。
信号的高低电平转换也需要一定的过渡时间。
由于存在这两方面因素,多路信号的电平值发生变化时,在信号变化的瞬间,组合逻辑的输出有先后顺序,并不是同时变化,往往会出现一些不正确的尖峰信号,这些尖峰信号称为"毛刺"。
如果一个组合逻辑电路中有"毛刺"出现,就说明该电路存在"冒险"。
用D触发器,格雷码计数器,同步电路等优秀的设计方案可以消除。
c)请画出用D触发器实现2倍分频的逻辑电路?
就是把D触发器的输出端加非门接到D端。
d)什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
将几个OC门结构与非门输出并联,当每个OC门输出为高电平时,总输出才为高,这种连接方式称为线与。
e)什么是同步逻辑和异步逻辑?
整个设计中只有一个全局时钟成为同步逻辑。
多时钟系统逻辑设计成为异步逻辑。
f)请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器)。
g)你知道那些常用逻辑电平?
TTL与COMS电平可以直接互连吗?
逻辑电平有:
TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVDS、GTL、BTL、ETL、GTLP;RS232、RS422、RS485等.
TTL,cmos,不能直连
LVDS:
LVDS(LowVoltageDifferentialSignal)即低电压差分信号,LVDS接口又称RS644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。
ECL:
(EmitterCoupledLogic)即射极耦合逻辑,是带有射随输出结构的典型输入输出接口电路
CML:
CML电平是所有高速数据接口中最简单的一种。
其输入和输出是匹配好的,减少了外围器件,适合于更高频段工作。
TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的。
CMOS输出接到TTL是可以直接互连。
TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
a)你所知道的可编程逻辑器件有哪些?
现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)
b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。
3、 设想你将设计完成一个电子电路方案。
请简述用EDA软件(如PROTEL)进行设计(包括原理图和PCB图)到调试出样机的整个过程。
在各环节应注意哪些问题?
飞利浦-大唐笔试
1,用逻辑们和cmos电路实现ab+cd
2. 用一个二选一mux和一个inv实现异或
3. 给了reg的setup,hold时间,求中间组合逻辑的delay范围。
Setup/hold time 是测试芯片对输入信号和时钟信号之间的 时间要求。
建立时间是指触发器的时钟信号上升沿到来以前, 数据稳定不变的时间。
输入信号应提前时钟上升沿(如上升沿 有效)T时间到达芯片,这个T就是建立时间-Setup time.如不 满足setup time,这个数据就不能被这一时钟打入触发器,只 有在下一个时钟上升沿,数据才能被打入触发器。
保持时间是
指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。
时hold time不够,数据同样不能被打入触发器。
4. 如何解决亚稳态
是指触发器无法在某个规定时间段内达到一个可确认的状态。
当一个触发器进入亚稳态引时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。
在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
1降低系统时钟 2用反应更快的FF 3引入同步机制,防止亚稳态传播
4改善时钟质量,用边沿变化快速的时钟信号
5. 用verilog/vhdl写一个fifo控制器
6. 用verilog/vddl检测stream中的特定字符串 信威dsp软件面试题~
1)DSP和通用处理器在结构上有什么不同,请简要画出你熟悉 的一种DSP结构图
1、DSP的哈佛结构总线2、流水线操作3、采用硬件乘法器DSP的一些指令和寻址方式也是专门为各种运算的快速完成而精心设置的,如:
段循环指令、累加指令、并行指令、循环寻址方式(CircularAddressing)、位反寻址方式(Bit-Re2verseAddressing)等2)说说定点DSP和浮点DSP的定义(或者说出他们的区别)
2、浮点运算DSP比定点运算DSP的动态范围要大很多。
定点DSP的字长每增加666bit,动态范围扩大6dB。
6666bit字长的动态范围为96dB。
程序员必须时刻关注溢出的发生。
例如,在作图像处理时,图像作旋转、移动等,就很容易产生溢出。
这时,要么不断地移位定标,要么作截尾。
前者要耗费大量的程序空间和执行时间,后者则很快带来图像质量的劣化。
总之,是使整个系统的性能下降。
在处理低信噪比信号的场合,例如进行语音识别、雷达和声纳信号处理时,也会发生类似的问题。
而32bit浮点运算DSP的动态范围可以作到666536dB,这不仅大大扩大了动态范围,提高了运算精度,还大大节省了运算时间和存储空间,因为大大减少了定标,移位和溢出检查。
由于浮点DSP的浮点运算用硬件来实现,可以在单周期内完成,因而其处理速度大大高于定点DSP。
这一优点在实现高精度复杂算法时尤为突出,为复杂算法的实时处理提供了保证。
32bit浮点DSP的总线宽度较定点DSP宽得多,因而寻址空间也要大得多。
这一方面为大型复杂算法提供了可能、因为省的DSP目标子程序已使用到几十MB存储器或更多;另一方面也为高级语言编译器、DSP操作系统等高级工具软件的应用提供了条件
扬智电子笔试
第一题:
用mos管搭出一个二输入与非门。
第二题:
集成电路前段设计流程,写出相关的工具。
第三题:
名词IRQ,BIOS,USB,VHDL,SDR
第四题:
unix 命令cp -r, rm,uname
第五题:
用波形表示D触发器的功能
第六题:
写异步D触发器的verilog module
第七题:
What is PC Chipset?
第八题:
用传输门和倒向器搭一个边沿触发器
第九题:
画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱。
华为面题 (硬件)
全都是几本模电数电信号单片机题目
1.用与非门等设计全加法器
2.给出两个门电路让你分析异同
3.名词:
sram,ssram,sdram
SRAM:
StaticRandomAccessMemory 静态随机存取存储器,SRAM主要用于制造Cache。
SDRAM:
SynchronousDRAM[计]同步DRAM
DRAM:
DynamicRandomAccessMemory动态随机存取存储器,标准内存配置
ROM:
ReadOnlyMemory[计]只读存储器
SSRAM(SynchronousStaticRandomAccessMemory)同步静态随机访问存储器
4.信号与系统:
在时域与频域关系
5.信号与系统:
和4题差不多
6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期..
..)
7.串行通信与同步通信异同,特点,比较
同步通信的特点是:
·以同步字符作为传送的开始,从而使收发同步;
·每位占用时间相同;
·字符数据间不允许有间隙,当线路空闲或没有字符可发送时,发送同步字符。
同步通信的缺点是要求发送时钟和接受始终要保证严格同步
异步通信数据帧的第一位是开始位,在通信线上没有数据传送时处于逻辑“1”状态。
当发送设备要发送一个字符数据时,首先发出一个逻辑“0”信号,这个逻辑低电平就是起始位。
起始位通过通信线传向接收设备,当接收设备检测到这个逻辑低电平后,就开始准备接收数据位信号。
因此,起始位所起的作用就是表示字符传送开始。
当接收设备收到起始位后,紧接着就会收到数据位。
数据位的个数可以是5,6,7或8位的数据。
在字符数据传送过程中,数据位从最低位开始传输。
数据发送完之后,可以发送奇偶校验位。
奇偶校验位用于有限差错检测,通信双方在通信时需约定一致的奇偶校验方式。
就数据传送而言,奇偶校验位是冗余位,但它表示数据的一种性质,这种性质用于检错,虽有限但很容易实现。
在奇偶位或数据位之后发送的是停止位,可以是1位、1.5位或2位。
停止位是一个字符数据的结束标志。
在异步通信中,字符数据以图所示的格式一个一个地传送。
在发送间隙,即空闲时,通信线路总是处于逻辑“1”状态,每个字符数据的传送均以逻辑“0”开始。
8.RS232c高电平脉冲对应的TTL逻辑是?
(负逻辑-?
)
+12-+15---->0-12—15--->1
9.延时问题,判错
10.史密斯特电路,求回差电压
史密特电路史密特触发器通常由比较器加正反馈电阻构成,或是制作成专门的集成电路,主要用于信号波形的整形和电压电平的监视,是应用极为广泛的基本电路。
模拟开关也是数字电路的重要组成部分,它主要用作电子开关,但采用不同的接线方式,划是和其它器件作不同组合,都可以实现不同的功能
1.施密特触发器属于电平触发,对于缓慢变化的信号仍然适用,当输入信号达到某一定电压值时,输出电压会发生突变。
2.输入信号增加和减少时,电路有不同的阈值电压
施密特电路的工作特点是:
有两个稳定状态,但是这两个稳定状态要靠输入信号来维持,而且转换也要靠输入信号的转换来实现
输出电压和输入电压具有迂回特性,抗干扰能力强。
施密特电路的用途是:
整形:
将不好的矩形波,变为较好的矩形波;
波形转换:
将三角波、正弦波和其它波形转换为矩形波;转换后的输出波形与输入波形相同;
11.VCO是什么,什么参数(压控振荡器?
) lm331,
12. 用D触发器做个二分颦的电路.又问什么是状态图
13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号
根据奈奎斯特定律,信道的极限速率(bps)等于信道带宽的2倍(理论状态)
信道的极限速率(bps)等于信道带宽的2倍(理论状态),是对传输2进制数据而言。
也就是说信号要么是高,表示0;要么是低,表示1。
这时一个周期最多表示一个高,一个低。
一个周期2位。
但如果有四种信号,分别表示00,01,10,11,那么一个信号就表示2位,就是可以传输4倍带宽。
这就是编码方式。
幅度鉴别:
可以将输入信号中的幅度大于某一数值得信号检测出来。
连续的信号经抽样变成抽样信号后在经过量化、编码变成数字信号。
14. 用D触发器做个4进制的计数
15.那种排序方法最快?
快速,见最后
快速排序是对冒泡排序的一种改进。
它的基本思想是:
通过一躺排序将要排序的数据分割成独立的两部分,其中一部分的所有数据都比另外一不部分的所有数据都要小,然后再按次方法对这两部分数据分别进行快速排序,整个排序过程可以递归进行,以此达到整个数据变成有序序列。
一、 研发(软件)
用C语言写一个递归算法求N!
;
递归算法解决问题的特点:
(1)递归就是在过程或函数里调用自身。
(2)在使用递归策略时,必须有一个明确的递归结束条件,称为递归出口。
(3)递归算法解题通常显得很简洁,但递归算法解题的运行效率较低。
所以一般不提倡用递归算法设计程序。
(4)在递归调用的过程当中系统为每一层的返回点、局部量等开辟了栈来存储。
递归次数过多容易造成栈溢出等。
所以一般不提倡用递归算法设计程序。
例:
利用公式e=1+1/(1!
)+1/(2!
)+1/(3!
)+1/(4!
)+...近似计算自然数e。
近似的程度为n。
算法按两层进行:
函数fac_v()计算1/(m!
)(m=1,2,3,,,n);
函数cal_e()计算1+1/(1!
)+1/(2!
)+1/(3!
)+1/(4!
)+...+1/(n!
),作为e的近似值。
函数cal_e()调用fac_v()获得1/(m!
)(m=1,2,3,,,n)的值,而主函数main则调用cal_v()得到自然数e的近似值。
程序如下:
#include
main()
{
doublecal_e(int);
intn;
printf("请输入一个整数:
");
scanf("%d",n);
printf("自然数e的近似值为%lf\n",cai_e(n));
}
doublecal_e(intn)
{
doublefac_v(int);
doublee=1.0;
while(n)e+=fac_v(n--);
return(e);
}
doublefac_v(intm)
{
doublev=1.0;
while(m)v/=m--;
return(v);
}
给一个C的函数,关于字符串和数组,找出错误;
防火墙是怎么实现的?
你对哪方面编程熟悉?
新太硬件面题
(1)d触发器和d锁存器的区别
触发器对时钟脉冲边沿(上升或下降)敏感,在边沿来临时变化状态;
锁存器对时钟脉冲电平(持续时间)敏感,在一持续电平期间都运作。
D触发器是指由时钟边沿触发的存储器单元,锁存器指一个由信号而不是时钟控制的电平敏感的设备。
锁存器通过锁存信号控制,不锁存数据时,输出端的信号随输入信号变化,就像信号通过缓冲器一样,一旦锁存信号起锁存作用,则数据被锁住,输入信号不起作用。
锁存器和D触发器实现的逻辑功能基本相同,都是暂存数据。
由与非门搭建的话,锁存器所耗用的逻辑资源比D触发器少,所以使用锁存器有更高的集成度,但锁存器有一下缺点:
(1)对毛刺敏感,毛刺信号会传递下去,无异步复位端,不能在芯片上电时处在一个确定的状态;
(2)会使静态时序分析变得复杂,可测性不好,不利于设计的可重用,所以当今的ASIC设计中除了CPU这种甚高速电路,一般不提倡使用锁存器;
(3)FPGA器件中有大量的D触发器结构而没有锁存器这种现成的结构,使用锁存器会更耗资源,
如何避免使用锁存器:
(1)时序逻辑电路中,可用带使能端的D触发器实现;
(2)在组合进程中赋默认值;
(3)对所有输入条件赋输入值,以覆盖所有条件分支(特别是if..else..和case结构);
(4)避免产生组合电路反馈,组合电路反馈会引起精确静态时序分析难以实现等一系列问题。
(2)有源滤波器和无源滤波器的原理及区别
无源滤波器通常是用电阻,电容,电感这些无源器件构成的,而有源滤波器常包含运放等要接外部电源才能工作的器件。
通常有源滤波的效果较好
有源滤波自身就是谐波源。
其依靠电力电子装置,在检测到系统谐波的同时产生一组和系统幅值相等,相位相反的谐波向量,这样可以抵消掉系统谐波,使其成为正弦波形。
有源滤波除了滤除谐波外,同时还可以动态补偿无功功率。
其优点是反映动作迅速,滤除谐波可达到95%以上,补偿无功细致。
缺点为价格高,容量小。
由于目前国际上大容量硅阀技术还不成熟,所以当前常见的有源滤波容量不超过600kvar。
其运行可靠性也不及无源。
一般无源滤波指通过电感和电容的匹配对某次谐波并联低阻(调谐滤波)状态,给某次谐波电流构成一个低阻态通路。
这样谐波电流就不会流入系统。
无源滤波的优点为成本低,运行稳定,技术相对成熟,容量大。
缺点为谐波滤除率一般只有80%,对基波的无功补偿也是一定的。
目前在容量大且要求补偿细致的地方一般使用有源加无源混合型,即无源进行大容量的滤波补偿,有源进行微调。
(3)sram,falsh memory,及dram的区别?
(4)iir,fir滤波器的异同
IIR单位响应为无限脉冲序列FIR单位响应为有限的
iir幅频特性精度很高,不是线性相位的,可以应用于对相位信息不敏感的音频信号上;
fir幅频特性精度较之于iir低,但是线性相位,就是不同频率分量的信号经过fir滤波器后他们的时间差不变。
这是很好的性质。
另外有限的单位响应也有利于对数字信号的处理,便于编程,用于计算的时延也小,这对实时的信号处理很重要。
(5)冒泡排序的原理
冒泡排序(BubbleSort)的基本概念是:
依次比较相邻的两个数,将小数放在前面,大数放在后面。
即在第一趟:
首先比较第1个和第2个数,将小数放前,大数放后。
然后比较第2个数和第3个数,将小数放前,大数放后,如此继续,直至比较最后两个数,将小数放前,大数放后。
至此第一趟结束,将最大的数放到了最后。
在第二趟:
仍从第一对数开始比较(因为可能由于第2个数和第3个数的交换,使得第1个数不再小于第2个数),将小数放前,大数放后,一直比较到倒数第二个数(倒数第一的位置上已经是最大的),第二趟结束,在倒数第二的位置上得到一个新的最大数(其实在整个数列中是第二大的数)。
如此下去,重复以上过程,直至最终完成排序。
(6)操作系统的功能
1、处理机管理:
主要控制和管理CPU的工作。
2、存储管理:
主要进行内存的分配和管理
3、设备管理:
主要管理基本的输入输出设备
4、文件管理:
负责对计算机文件的组织、存储、操作和保护等。
5、进程管理:
也称为作业管理,是指对计算机所进行的操作进行管理。
(7)学过的计算机语言及开发的系统
(8)拉氏变换和傅立叶变换的表达式及联系。
模拟电路
1、基尔霍夫定理的内容是什么?
(仕兰微电子)
基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.
2、平板电容公式(C=εS/4πkd)。
(未知)
平板电容公式为C=εS/4πkd.
平行板电容器的电容c跟介电常数ε成正比,跟正对面积成s正比,跟极板间的距离d成反比,其中式中的k是静电力常量。
π约等于3.1415926
3、最基本的如三极管曲线特性。
(未知)
4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)
反馈电路在各种电子电路中都获得普遍的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子通讯 笔试题 大全 附答案 电子 通讯 笔试 答案