ELEMCUISOPC实验指导书.docx
- 文档编号:23579182
- 上传时间:2023-05-18
- 格式:DOCX
- 页数:141
- 大小:3.22MB
ELEMCUISOPC实验指导书.docx
《ELEMCUISOPC实验指导书.docx》由会员分享,可在线阅读,更多相关《ELEMCUISOPC实验指导书.docx(141页珍藏版)》请在冰豆网上搜索。
ELEMCUISOPC实验指导书
目录
第一章EL-EMCU-I实验系统的资源介绍1
一、系统功能概述1
二、系统硬件资源2
第二章数字可编程设计实验18
实验一组合逻辑3-8译码器的设计18
实验二半加器29
实验三全加器30
实验四全减器32
实验五4位向量加法/减法器34
实验六向量乘法器35
实验七数据比较器37
实验八多路数据选择器39
实验九编码器40
实验十译码器43
实验十一二进制码转换成BCD码45
实验十二BCD码转换成二进制码47
实验十三BCD码转换成格雷码48
实验十四组合逻辑电路的设计50
实验十五简单状态机53
实验十六串入/并出移位寄存器54
实验十七并入/串出移位寄存器56
实验十八多功能寄存器58
实验十九单脉冲发生器61
实验二十节拍脉冲发生器62
实验二十一奇偶检验64
实验二十二计数器66
实验二十三7段数码管显示68
实验二十四步进电机控制实验70
实验二十五蜂鸣器演奏实验72
实验二十六继电器和光耦控制实验74
实验二十七半导体温度传感器DS18B20实验76
实验二十八秒表设计实验77
第三章基于NIOS的软核设计实验79
实验一16×16LED点阵实验79
实验二UART与PC机通信实验80
实验三12位串行A/D实验81
实验四12位串行D/A实验84
实验五RS485通讯实验85
实验六基于SOPC的uC/OS-II操作系统应用实验88
实验七7279键盘显示接口实验94
实验八压入弹出式IC卡实验101
实验九直流电机调速实验104
实验十4相步进电机实验106
附录INIOSII常用函数108
附录IIUSB下载线驱动安装119
第一章EL-EMCU-I实验系统的资源介绍
一、系统功能概述
EL-EMCU-I型教学实验系统是属于一种综合的教学实验系统,该系统支持8位的8051/C8051F021等型号、16位的MSP430系列/AVR系列以及基于Cortex-M3内核的32位群星系列ARM处理器,实现了多模块的应用实验。
它是集学习、应用编程、开发研究于一体多功能创新平台。
用户可根据自己的需求选用不同类型的CPU适配板,同时,实验系统上的EXP总线能够拓展较为丰富的实验接口板。
用户在了解EXP标准后,更能研发出满足自身需求的实验接口板。
除此之外,在实验板上有丰富的外围扩展资源(如:
拨动键盘与LED显示、HD7279、TFT真彩液晶、16X16LED汉字点阵、12位串行AD和DA、光耦/继电器、通信模块、IC卡模块、E-LAB模块以及电机控制模块等),可以完成基于CPU硬件资源的基础性实验、多种串行总线类实验以及CAN总线实验等等。
实验箱底板的平面框图如下图1-1所示:
图1-1EL-EMCU_I系统的底板资源平面图
EL-EMCU-I实验箱(即:
《多功能创新平台》)是集EDA/CPLD/FPGA和MCU的开发为一体的综合性实验箱,它不仅可以独立完成各种EDA/CPLD/FPGA设计,也可以完成多种MCU开发。
MCU部分支持的CPU板卡有:
EXP-LM3S615/2948/3749/6952/9B90、EXP-C8051F021、EXP-MSP430F149/155/5419、EXP-Atmega128等等(我公司的全系列EXP接口类开发板)。
EDA部分支持的CPU板类有:
EXP-EPM3128&3256、EXP-EP1K30、EXP-EP3C5&EP3C10等等(我公司的全系列EXP接口类开发板)。
二、系统硬件资源
该EL-EMCU-I实验系统的硬件资源主要包括:
☆EXP系列MCU板接口单元
☆EXP系列EDA/CPLD/FPGA板接口单元
☆E_LAB模块接口单元
☆外扩看门狗(MAX705)单元
☆接触式IC卡单元
☆蜂鸣器驱动单元
☆光电耦合器与继电器单元
☆单脉冲产生单元
☆单总线(DS18B20数字温度传感器)单元
☆12位串行AD(TLC2543)单元
☆12位串行DA(TLV5616)单元
☆数字输入输出(12个拨动开关及12个LED发光管)单元
☆电机(直流电机与步进电机)控制单元
☆键盘显示(芯片HD7279A,2×4键盘,带4位LED数码管)单元
☆TFT真彩液晶(AM176220TFT彩色液晶屏,176×220分辨率)显示单元
☆16X16LED点阵显示单元
☆RS232、RS485总线通信接口单元
☆CAN总线多机通信接口单元(部分芯片具有)
☆USB主从设备接口单元(部分芯片具有,硬件在CPU板上)
☆以太网接口单元(部分芯片具有,硬件在CPU板上)
下面分别介绍各个单元:
1、CPU板接口
该实验系统采用外设底板加CPU最小系统板的结构方式,CPU通过双排针扩展槽扩展。
用户可根据自己的需求选用不同类型的CPU板。
不同类型的CPU板在实验箱的硬件资源上是完全兼容的。
支持不同种类的CPU板混合使用。
POWER:
电源接口,CPU板单独使用时,从此接口给CPU板供电,+5V,内正外负。
CPU板插在实验箱底板上时,不需要从POWER电源插口供电。
REST:
复位按钮,按下系统复位。
P1:
CPU数据地址总线扩展接口。
表1-3P1管脚定义
编号
定义
备注
1
DGND
数字地
2
DD0/I/O
数据总线0/通用双向I/O口
总线双向数据线
3
DD1/I/O
数据总线1/通用双向I/O口
4
DD2/I/O
数据总线2/通用双向I/O口
5
DD3/I/O
数据总线3/通用双向I/O口
6
DD4/I/O
数据总线4/通用双向I/O口
7
DD5/I/O
数据总线5/通用双向I/O口
8
DD6/I/O
数据总线6/通用双向I/O口
9
DD7/I/O
数据总线7/通用双向I/O口
10
DD8/I/O
数据总线8/通用双向I/O口
11
DD9/I/O
数据总线9/通用双向I/O口
12
DD10/I/O
数据总线10/通用双向I/O口
13
DD11/I/O
数据总线11/通用双向I/O口
14
DD12/I/O
数据总线12/通用双向I/O口
15
DD13/I/O
数据总线13/通用双向I/O口
16
DD14/I/O
数据总线14/通用双向I/O口
17
DD15/I/O
数据总线15/通用双向I/O口
18
DGND
数字地
19
A17/I/O
地址总线17/通用双向I/O口
总线中的地址线
20
A16/I/O
地址总线16/通用双向I/O口
21
A19/I/O
地址总线19/通用双向I/O口
22
A18/I/O
地址总线18/通用双向I/O口
23
A1/I/O
地址总线1/通用双向I/O口
24
A0/I/O
地址总线0/通用双向I/O口
25
A3/I/O
地址总线3/通用双向I/O口
26
A2/I/O
地址总线2/通用双向I/O口
27
A5/I/O
地址总线5/通用双向I/O口
28
A4/I/O
地址总线4/通用双向I/O口
29
A7/I/O
地址总线7/通用双向I/O口
30
A6/I/O
地址总线6/通用双向I/O口
31
A9/I/O
地址总线9/通用双向I/O口
32
A8/I/O
地址总线8/通用双向I/O口
33
A11/I/O
地址总线11/通用双向I/O口
34
A10/I/O
地址总线10/通用双向I/O口
35
A13/I/O
地址总线13/通用双向I/O口
36
A12/I/O
地址总线12/通用双向I/O口
37
A15/I/O
地址总线15/通用双向I/O口
38
A14/I/O
地址总线14/通用双向I/O口
39
+5V
主电源
40
+5V
P2:
CPU外设总线扩展接口
表1-4P2管脚定义
编号
定义
备注
1
DGND
数字地
2
DGND
3
READY/I/O
准备好/通用I/O
4
PS/I/O
程序空间片选信号
5
DS/I/O
数据空间片选信号
6
IS/I/O
地址空间片选信号
7
R/W0/I/O
读写信号0
8
/CE1/I/O
外部存储器选中信号1
9
/CE0/I/O
外部存储器选中信号0
10
MSC
微状态完成信号
11
XF/XPLLDSIS
I/O输出口
12
/BHOLDA
外部DMA保持确认信号
13
IAQ
指令地址采集信号
14
HOLD
外部DMA保持请求信号
15
BIO/I/O
I/O输入信号
16
DGND
数字地
17
SPICLK2/I/O
SPI2时钟信号/通用I/O(TXD1)
18
SPICLK1/I/O
SPI1时钟信号/通用I/O
19
SPISTE2/I/O
SPI2从动发送使能/通用I/O(RXD2)
20
SPISTE1/I/O
SPI1从动发送使能/通用I/O
21
SOMI2/I/O
SPI2从出主入/通用I/O(TXD1)
22
SOMI1/I/O
SPI1从出主入/通用I/O
23
SPICLK2/I/O
SPI2时钟信号/通用I/O(RXD1)
24
SPICLK1/I/O
SPI1时钟信号/通用I/O
25
SPISTE2/I/O
SPI2从动发送使能/通用I/O(TXD0)
26
SPISTE1/I/O
SPI1从动发送使能/通用I/O
27
SIMO2/I/O
SPI2从入主出/通用I/O(RXD0)
28
SIMO1/I/O
SPI1从入主出/通用I/O
29
NMI
不可屏蔽中断信号
30
IACK
中断响应信号
31
INT1/TA0/TICTRIP/I/O
外部中断1/捕捉0/定时器1比较器输出/通用I/O
32
INT0/TACLK/I/O
外部中断0/定时器A时钟/通用I/O
33
INT3/TA2/I/O
外部中断3/捕捉2/通用I/O
34
ADCSOC/INT2/I/O
外部中断2/ADC转换启动/通用I/O
35
CLKOUT
CPU时钟输出
36
TOUT
定时器1输
37
C6TRIP/I/O
比较单元6输出
38
RESET
复位信号
39
DGND
数字地
40
DGND
P4:
总线输入输出接口
表1-5P4管脚定义
编号
定义
备注
1
CAP0/I/O
捕获引脚0/通用I/O
2
CAP1/COMPIN+/I/O
捕获引脚1/外部比较器输入端+/通用I/O
3
CAP2/COMPIN-/I/O
捕获引脚2/外部比较器输入端-/通用I/O
4
COMPOUT/I/O
外部比较器输出端/通用I/O
5
SDA/I/O
IC数据接口/通用I/O
6
SCL/I/O
IC时钟接口/通用I/O
7
PWM0/I/O
PWM输出0/通用I/O
8
PWM1/I/O
PWM输出1/通用I/O
9
PWM2/I/O
PWM输出2/通用I/O
10
PWM3/I/O
PWM输出3/通用I/O
11
LCDD0/I/O
LCD数据线0/通用I/O
12
LCDD1/I/O
LCD数据线1/通用I/O
13
LCDD2/I/O
LCD数据线2/通用I/O
14
LCDD3/I/O
LCD数据线3/通用I/O
15
LCDD4/I/O
LCD数据线4/通用I/O
16
LCDD5/I/O
LCD数据线5/通用I/O
17
LCDD6/I/O
LCD数据线6/通用I/O
18
LCDD7/I/O
LCD数据线7/通用I/O
19
T1PWM/PWM4
PWM输出/PWM输出4
20
REQ/I/O
LCD请求信号/通用I/O
21
T2PWM/PWM5
PWM输出/PWM输出5
22
BUSY/I/O
LCD应答信号/通用I/O
23
TDIRA/I/O
定时器方向/通用I/O
24
TDIRB/I/O
定时器方向/通用I/O
25
TCLKINA
时钟输入A(外部定时器0)
26
CANTX0
CAN0发送数据引脚
27
CADC0/I/O
模数转换0通用I/O口
28
CADC1/I/O
模数转换1/通用I/O口
29
CADC2/I/O
模数转换2/通用I/O口
30
CANRX0
CAN0接收数据引脚
31
CANTX1
CAN1发送数据引脚
32
CANRX1
CAN1接收数据引脚
33
CDAC0/I/O
CPU内部数模转换0/通用I/O口
34
CDAC1/I/O
CPU内部数模转换1/通用I/O口
35
CADC3/I/O
模数转换3/通用I/O口
36
CADC4/I/O
模数转换4/通用I/O口
37
CADC5/I/O
模数转换5/通用I/O口
38
IISCDCLK/I/O
IIS编解码时钟/通用I/O
39
IISDO/I/O
IIS数据输出/通用I/O
40
IISLCK/I/O
IIS时钟/通用I/O
41
IISLRCK/I/O
IIS通道选择时钟/通用I/O
42
IISDI/I/O
IIS数据输入/通用I/O
43
VREFHI
AD输入高电平参考
44
VREFLO
AD输入低电平参考
45
RD/I/O
读信号线/通用I/O
46
WE/I/O
写使能信号线/通用I/O
47
DGND
数字地
48
+5V
主电源
LED指示灯:
D1:
程序运行灯、D2:
+3.3V。
2、E_lab总线接口
通过E_lab接口,可扩展我公司的E_lab扩展模块,信号定义如图1-4所示:
图1-4E-LAB接口定义
接口的外形如图1-5所示:
图1-5E_LAB接口外形
3、串口接口
该模块主要支持用串口进行无线通信的模块,如ZIGBEE模块。
接口信号定义如图1-6所示:
图1-6串口接口信号定义
4、看门狗模块
该模块主要实现外扩看门狗器件控制MCU复位,做实验的时候只需连接两根线,电路图如图1-7所示。
图1-7外扩看门狗电路图
5、IC卡模块
该模块主要完成I2C总线读写IC卡的实验,既可以采用GPIO口模拟I2C时序的方式也可以采硬件I2C的方式,具体取决于所选择的MCU是否自带I2C控制器。
原理图如图1-8所示:
图1-8IC卡电路图
6、RS485模块
该模块主要完成485通信实验,由MAX485芯片完成485电平的转换。
电路图如图1-9所示:
图1-9RS485电路图
7、温度采集模块
该模块采用单总线通信方式的数字温度传感器DS18B20实时采集当前的温度。
电路图如图1-10所示:
图1-10DS18B20电路图
8、A/D转换模块
该模块主要完成模拟量与数字量的转换,使用TI的TLC2543芯片,该芯片是12位的串行A/D转换芯片,采用SPI的通信模式,电路图如图1-11所示:
图1-11A/D转换电路图
9、D/A转换模块
该模块主要完成数字量与模拟量的转换,使用TI的TLC5616芯片,该芯片是12位的串行D/A转换芯片,采用SPI的通信模式,电路图如图1-12所示:
图1-12DA转换电路图
10、CAN总线模块
Cortex-M3的部分芯片带CAN控制器,只需外接一个CAN收发隔离器件就可以完成CAN总线通信实验。
电路图如图1-13所示:
图1-13CAN总线电路图
11、蜂鸣器模块
该模块主要完成用MCU的定时器产生不同频率的PWM方波驱动蜂鸣器鸣叫。
电路图如图1-14所示:
图1-14蜂鸣器电路图
12、光耦与继电器模块
该部分主要用光耦控制继电器的打开与闭合,实现光电隔离的功能。
电路图如图1-15所示:
图1-15光耦、继电器电路图
13、单脉冲产生模块
该模块主要用来提供外部脉冲信号,可供给MCU的中断管脚实现外部中断计数的功能。
电路图如图1-16所示:
图1-16外部脉冲输入电路图
14、拨动开关与LED灯模块
该模块主要作为一个简单的数字量输入输出设备,拨动开关可以改变输入的状态,LED灯可以显示输出的高低电平。
电路图如图1-17所示:
图1-17键盘与LED电路图
15、直流电机模块
该模块主要实现直流电机的转速测量及调速实验,通过电位器改变电机的转速,转速经霍尔传感器转后得到方波,用定时器定时1S钟来观测MCU接收到多少个外部脉冲,从而得到电机转速。
电路图如图1-18所示:
图1-18直流电机电路图
16、步进电机模块
该模块主要实现步进电机转向与转速的控制,用74LS07作为驱动芯片,电路图如图1-19所示:
图1-19步进电机电路图
17、键盘数码管显示模块
该模块采用专用的键盘与显示控制芯片HD7279A,实现显示与按键中断的控制。
电路图如图1-20和1-21所示:
图1-20数码管显示电路图
图1-217279电路图
18、LCD模块
该模块采用台湾晶采公司生产的AM176220JTNQW-00真彩液晶,该液晶参数为262K色,176X220像素,2.0寸液晶,在实验箱上采用8位数据线与5根控制线的方式驱动该液晶显示字符。
实验箱上的拨码开关K33为液晶的背光开关,KT1为液晶电源开关,使用的时候将两个拨码开关拨到上侧,不使用的时候均拨到下侧,达到节约资源的目的。
电路图如图1-22所示:
图1-22TFT2.0真彩液晶电路图
19、16X16LED点阵显示模块
该模块主要显示汉字的功能。
采用两片74LS138控制行信号,两片74LS595传送数据,实现串入并出的方式,这样可以节省MCU的GPIO口。
74LS138控制的行给低电平,数据位给高电平的时候对应的点会点亮。
驱动电路图如图1-23所示:
图1-2316X16LED点阵显示行列驱动电路
20、其它接口说明
电源单元:
为系统提供+5V、+12V、-12V、+3.3V的电源,其中+3.3V的电源已经在实验箱底板上用红色LED(POWER)灯指示出来。
时钟单元:
采用我公司现成的时钟模块,通过接插件连入实验箱的底板上,看丝印注释选择相应的拨码开关状态即可获得所需的时钟输出。
可作EDA部分的时钟输入。
对于EXP-EP3C10和EXP-EP4CE6,EDA/FPGA侧的IO1-IO31对应FPGA芯片管脚如下:
IO1—43、IO2—39、IO3—66、IO7—52、IO8—50、IO9—34、IO10—71、IO20—75
IO21—77、IO22—85、IO23—87、IO24—101、IO25—104、IO27—112、IO28—113
IO31—120、IO14—135、IO15—141、IO16—137、IO17—1、IO18—7、IO19—11
CLK—10。
第二章数字可编程设计实验
本章将以实验一为例详细介绍altera公司QuartusII9.1软件的基本应用,其它实验将不再赘述。
读者在通过本实验后将对QuartusII软件及CPLD/FPGA的设计与应用有一个比较完整的概念和思路。
此书因篇幅有限,仅仅介绍了QuartusII软件的最基本、最常用的一些基本功能,相信读者在熟练使用本软件以后,你定会发现该软件还有好多非常方便、快捷、灵活的设计技巧与开发功能。
由于编者能力有限,不详之处再所难免,我们希望得到您的谅解与指正。
实验一组合逻辑3-8译码器的设计
一、实验目的:
1、通过3-8译码器的设计,让学生掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解可编程器件设计的全过程。
二、实验步骤:
1、打开QuartusII软件。
2、选择路径。
选择File/NewProjectWizard,指定工作目录,指定工程和顶层设计实体称;注意:
工作目录名不能有中文。
3、添加设计文件。
将设计文件加入工程中。
单击“Next”,如果有已经建立好的VHDL或者原理图等文件可以在Filename中选择路径然后添加,或者选择AddAll添加所有可以添加的设计文件(.VHDL,.Verilog原理图等)。
如果没有直接点击“Next”,等建立好工程后再添加也可,这里我们暂不添加。
4、FPGA器件。
Family选择CycloneIII,Availabledevice选EP3C10E144C8,Packge选择Any,PinCount选择144,Speedgrade选择8;点击“Next”。
5、选择外部综合器、仿真器和时序分析器。
QuartusII支持外部工具,可通过选中来指定工具的路径。
这里我们不做选择,默认使用QuartusII自带的工具。
6、结束设置。
单击“Next”,弹出“工程设置统计”窗口,上面列出了工程的相关设置情况。
最后单击“Finish”,结束工程设置。
7、建立原理图文件。
如果在建立工程时没有添加设计文件,这时可以新建文件再添加。
也可通过选择Project/Add/RemoveFilesInProject来添加外部文件。
8、添加文件到工程中。
点击“OK”,并选择File/SaveAs,选择和工程相同的文件名。
点击“保存”,文件就被添加进工程当中。
9、原理图建立完毕。
这时,可以开始在原理图上进行设计了。
提示:
用户可以在打开QuartusII后直接建立原理图或者VHDL文件,选择SaveAs,系统会提示是否要保存为工程文件,选择建立工程文件,也可进入工程文件建立流程。
10、添加器件。
按照3-8译码器的电路图添加器件并连线。
11、预编译。
选择Processing/Start/StartAnalysis&Synthesis,进行综合。
12、添加管脚信息。
当综合完成后,网表信息才会生成。
选择Assignments/AssignmentEditor在Edit中选择NodeFider,在NodeFider中选择List显示所有节点信息,然后全部选中。
13、为每个节点分配引脚。
14、全局编译。
15、下载。
下载可以选择JTAG方式和AS方式(JTAG下载方式把文件直接下载到FPGA里面,AS下载方式把文件下载到配置芯片里面,因此可以掉电存储)。
选择
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- ELEMCUISOPC 实验 指导书