38译码器.docx
- 文档编号:23571441
- 上传时间:2023-05-18
- 格式:DOCX
- 页数:25
- 大小:195.23KB
38译码器.docx
《38译码器.docx》由会员分享,可在线阅读,更多相关《38译码器.docx(25页珍藏版)》请在冰豆网上搜索。
38译码器
摘要
EDA技术是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,进行电子产品的自动设计。
利用EDA工具,电子设计师可以从概念、算法、协议等开始设计电子系统,大量工作可以通过计算机完成,并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。
现在对EDA的概念或范畴用得很宽。
包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域,都有EDA的应用。
目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。
例如在飞机制造过程中,从设计、性能测试及特性分析直到飞行模拟,都可能涉及到EDA技术。
本文所指的EDA技术,主要针对电子电路设计、PCB设计和IC设计。
EDA设计可分为系统级、电路级和物理实现级。
关键词译码,VHDL语言,MAX+PLUSⅡ
Abstract
EDAtechnologyreferstothecomputerforworkingplatform,shirt-sleeveapplicationofelectronictechnology,computertechnologyandinformationprocessingandintelligenttechnologytothelatestachievementsofelectronicproducts,theautomaticdesign.
UsingEDAtools,electronicstylistcanbefromconcept,algorithm,agreement,etc,begintodesignyourelectronicsystemalotworkcanbefinishedbycomputerandelectronicproductscanbefromcircuitdesign,performanceanalysistodesigntheICterritoryorPCBlayoutthewholeprocessofthecomputerautomaticallycompletetheprocessing.
NowontheconceptofusingEDAorcategoryverywide.Includedinmachinery,electronics,communication,aerospace,chemical,mineral,biology,medicine,militaryandotherfields,haveEDAapplications.CurrentEDAtechnologyhasinbigcompanies,enterprises,institutionsandteachingresearchdepartmentsextensiveuse.Forexampleintheaircraftmanufacturingprocess,fromdesign,performancetestingandcharacteristicanalysisuntilaflightsimulator,allmayinvolveEDAtechnology.Globalization-theEDAtechnology,mainlyinelectroniccircuitdesign,PCBdesignandICdesign.
EDAcanbedividedintosystemlevelandcircuit-levelandphysicalimplementationlevel.
Keywordscent, the VHDL language,MAX+PLUS II
目录
摘要I
AbstractII
目录III
引言1
一EDA技术简介2
1.1EDA技术的概念2
1.2EDA技术的特点2
1.3EDA设计技术的主要内容2
1.4EDA设计技术的方法2
1.5EDA技术的发展趋势3
二硬件语言VHDL描述5
2.1VHDL概述5
2.2VHDL语言的特点5
2.3VHDL语言的基本结构6
2.4VHDL语言的设计方法6
2.5VHDL语言的设计流程6
三3-8译码器7
3.1Max+plusII软件介绍7
3.23-8译码器的工作原理和VHDL语言程序7
3.2.13-8译码器的工作原理7
3.2.23-8译码器的VHDL语言程序8
3.33-8译码器的仿真和原理分析9
3.3.13-8译码器的仿真步骤9
3.3.23-8译码器的仿真波形13
3.3.33-8译码器的仿真波形分析13
3.3.43-8译码器的原理框图14
结论15
致谢16
参考文献17
附录A18
附录B19
附录C20
引言
随着社会的发展,科学技术也在不断的进步。
电子电路从先前的采用半导体技术实现的计算器到现在广泛应用的采用高集成度芯片实现的多功能计算器。
电子电路是计算机的重要组成部分,了解电子电路的知识是促进计算机的发展的先决条件。
而译码器是电子电路中的基本器件,对它们的了解可以为以后的进一步深化研究打下一个良好的基础。
本设计主要介绍的是一个基于超高速硬件描述语言VHDL对电子电路中译码器进行编程实现。
(1)设计的目的
本次设计目的是掌握3-8译码器的构成、原理与设计方法,熟悉Max+plusII软件的使用方法。
以EDA原理为指导,通过学习的VHDL语言结合电子电路的设计知识理论联系实际,掌握所学的课程知识和基本单元电路的综合设计应用。
通过对译码器的设计,巩固和综合运用所学知识,提高IC设计能力,提高分析、解决电子技术实际问题的独立工作能力。
(2)设计的基本内容
根据计算机组成原理中组合逻辑电路设计的原理,利用VHDL设计译码器的各个模块,并使用EDA工具对各模块进行仿真验证和分析。
一EDA技术简介
1.1EDA技术的概念
EDA是电子设计自动化(ElectronicDesignAutomation)的缩写。
由于它是一门刚刚发展起来的新技术,涉及面广,内容丰富,理解各异。
从EDA技术的几个主要方面的内容来看,可以理解为:
EDA技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件的方式设计电子系统到硬件系统的一门新技术。
1.2EDA技术的特点
EDA采用可编程器件,通过设计芯片来实现系统功能。
采用硬件描述语言作为设计输入和库(Library)的引入,由设计者定义器件的内部逻辑和管脚,将原来由电路板设计完成的大部分工作故在芯片的设计中进行。
由于管脚定义的灵活性,大大减轻了电路图设计和电路板设计的工作量和难度,有效增强了设计的灵活性,提高了工作效率。
并且可减少芯片的数量,缩小系统体积,降低能源消耗,提高了系统的性能和可靠性。
能全方位地利用计算机自动设计、仿真和调试。
1.3EDA设计技术的主要内容
如果把EDA的主要内容和传统绘画过程相比较,那么在开始绘画之前,我们必须准备好纸和笔墨,这里的白纸就相当于我们的设计载体——大规模可编程逻辑器件;绘画所使用的笔墨就好像是我们的软件开发工具;绘画的方式相当于我们的输入方式。
由此可见,EDA技术主要包括三部分的内容:
①大规模可编程逻辑器件(白纸);②软件开发工具(笔墨);③输入方式(方式)。
1.4EDA设计技术的方法
传统的硬件电路设计中常常采用自底向上的设计方法,它首先用来定义设计系统的子模块,同时还进行子模块的具体设计,然后再根据设计的总体要求,将各个功能子模块合成,以完成硬件的总体设计。
随着数字系统规模的不断扩大,自顶向下的设计方法由于其独特的优越性,从而在各种设计方法中脱颖而出,成为目前数字系统设计中常用的设计方法。
自顶向下的设计方法实际上就是基于芯片的系统设计方法,它在功能划分,任务分配和设计管理上等方面具有一定的优越性。
与传统的自底向上的设计方法比,自顶向下的设计方法有助于在设计的早期发现结构设计中的错误,提高设计的一次成功率。
EDA技术的基本特征之一是采用自顶向下的设计方法。
自顶向下的设计方法就是从设计的总体要求出发,自顶向下的将设计划分为不同的功能子模块,每个功能子模块完成一定的逻辑功能。
这种设计方法首先设计顶层模块,进行顶层模块的设计,然后将顶层模块中逻辑功能划分成不同的功能子模块,再进行功能子模块的详细设计。
1.5EDA技术的发展趋势
随着科学技术的不断发展,EDA设计技术的发展趋势主要体现在以下几方面:
(1)高性能的EDA工具将得到进一步发展
随着市场需求的增长,集成工艺水平及计算机自动设计技术不断提高,促进单片系统或系统集成芯片成为IC设计的主流,这一发展趋势表现在以下几方面:
1.大规模集成电路技术水平在不断提高,超深亚微米工艺如0.13um、0.09um已经走向成熟,在一个芯片上完成的系统级的集成已成为可能。
2.由于工艺线宽的不断减小,在半导体材料上许多寄生效应已经不能简单地被忽略,这就对EDA工具提出了更高的要求。
同时,也使得IC生产线的投资更为巨大,可编成逻辑器件开始进入传统的ASIC市场。
3.市场对电子产品提出了更高的要求,如必须降低电子系统的成本、减小系统的体积等,从而对系统的集成度不断提出更高的要求。
同时,设计效率也为一个产品能否取得成功的关键,促使EDA工具和IP核的应用更为广泛。
4.高性能的EDA工具将得到长足的发展,其自动化和智能化程度将不断提高,从而为嵌入式系统设计提供了功能强大的开发环境。
此外,计算机硬件平台性能的大幅度提高,也为复杂的SOC设计提供了物质基础。
(2)EDA设计技术朝着ESDA和CE方向发展
对于现有的各种EDA工具来说,各种EDA工具通常是用来进行某一方面的系统设计,例如Protel工具主要是用来进行印制电路板的设计操作。
随着科学技术的发展以及缩短电子系统设计周期的要求,设计人员往往希望各种不同功能的EDA工具能够在统一的数据库或者管理框架下进行操作,因此提出了ESDA和CE的概念。
ESDA(ElectronicSystemDesignAutomation)即电子系统设计自动化,它强调建立从系统到电路的统一描述语言,同时考虑仿真,综合和测试,把定时,驱动能力,电磁兼容特性,机械特性和热学特性等约束条件加入到设计综合中,然后进行统一的设计描述和优化操作,从而提高系统设计的一次成功率。
ESDA要求系统级设计人员改变优先考虑具体实现的传统思路,而是集中精力进行系统的总体设计,综合方案比较和优化设计。
可见,这将会是一种全新的设计思路。
CE(ConcurrentEngineering)即并行设计工程,它要求EDA工具从管理层次上把与系统设计有关的工具,任务,时间和工艺等进行合理的安排,设计人员使用统一的集成化设计环境,各个设计小组能够共享与设计相关的数据库和其它资源,这样可以同步地进行系统的设计工作。
(3)EDA技术的应用领域将越来广泛
从目前的EDA技术来看,其发展趋势是政府重视、使用普及、应用广泛、工具多样、软件功能强大。
中国EDA市场已渐趋成熟,不过大部分设计工程师面向在是PC主版和小型ASIC领域,仅有小部分(约11%)的设计人员研发复杂的片上系统器件。
为了与台湾地区和美国的设计工程师形成更有力的竞争,中国的设计队伍有必要引进一些最新的EDA技术。
二硬件语言VHDL描述
2.1VHDL概述
VHDL语言是一种用于电路设计的高级语言。
它在80年代的后期出现。
最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。
但是,由于它在一定程度上满足了当时的设计需求,于是他在1987年成为AI/IEEE的标准(IEEESTD1076-1987)。
1993年更进一步修订,变得更加完备,成为AI/IEEE的AI/IEEESTD1076-1993标准。
目前,大多数的CAD厂商出品的EDA软件都兼容了这种标准。
VHDL的英文全写是:
VHSIC(VeryHighspeedIntegratedCircuit)HardwareDescriptionLanguage.翻译成中文就是超高速集成电路硬件描述语言。
因此它的应用主要是应用在数字电路的设计中。
2.2VHDL语言的特点
VHDL是一种用普通文本形式设计数字系统的硬件描述语言,主要用于描述数字系统的结构、行为、功能和接口,可以在任何文字处理软件环境中编辑。
除了含有许多具有硬件特征的语句外,其形式、描述风格及语法十分类似于计算机高级语言。
VHDL程序将一项工程设计项目(或设计实体)分成描述外部端口信号的可视部分和描述端口信号之间逻辑关系的内部不可看见部分,这种将设计项目分成内、外两个部分的概念是硬件描述语言(VHDL)的基本特征。
当一个设计项目定义了外部界面(端口),在其内部设计完成后,其他的设计就可以利用外部端口直接调用这个项目。
VHDL的主要特点如下:
1.作为VHDL的第一个国际标准,VHDL具有很强的可移植性。
2.具有丰富的模拟仿真语句和库函数,随时可对设计进行仿真模拟,因而能将设计中的错误消除在电路系统装配之前,在设计早期就能检查设计系统功能的可行性,有很强的预测能力。
3.VHDL有良好的可读性,接近高级语言,容易理解。
4.系统设计与硬件结构无关,方便了工艺的转换,也不会因工艺变化而使描述过时。
5.支持模块化设计,可将大规模设计项目分解成若干个小项目,还可以把已有的设计项目作为一个模块调用。
6.对于用VHDL完成的一个确定设计,可以利用EDA工具进行逻辑综合和优化,并能自动地把VHDL描述转变成门电路级网表文件。
7.设计灵活,修改方便,同时也便于设计结果的交流、保存和重用,产品开发速度快,成本低。
2.3VHDL语言的基本结构
一个完整的VHDL程序包括实体(ENTITY)、结构体(ARCHITECTURE)、库(LIBRARY)、程序包(PACKAGE)和配置(CONFIGURATION)五个部分,一个相对完整的程序有比较固定的结构,首先是库和程序包说明;然后是实体描述,在实体中又包含一个或多个结构体,并且在每一个结构体中可以包含一个或一个以上的进程和其它语句结构,最后是配置说明。
2.4VHDL语言的设计方法
VHDL语言的设计方法是一种高层次的设计方法,也称为系统级的设计方法,其设计步骤如下:
(1)按照“自顶向下”的设计方法进行系统划分。
(2)输入VHDL语言代码。
(3)将以上的设计输入编译成标准的VHDL文件。
(4)用综合器对VHDL源代码进行综合优化处理,生成门级描述的网表文件。
(5)利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作。
(6)将适配器产生的器件编成文件通过编程器或下载电缆到目标芯片FPGA或CPLD中。
2.5VHDL语言的设计流程
它主要包括以下几个步骤:
1.文本编辑:
用任何文本编辑器都可以进行,也可以用专用的HDL编辑环境。
通常VHDL文件保存为.vhd文件,Verilog文件保存为.v文件。
2.使用编译工具编译源文件。
3.功能仿真:
编译完成后可以对项目进行仿真,检查功能是否正确。
仿真建立一个用于仿真波形的文件waveformeditorfile.
4.烧写器件
三3-8译码器
3.1Max+plusII软件介绍
Max+plusII(MultipleArrayMatrixandProgrammableLogicUserSystemII)是Altera公司推出的的第三代PLD开发系统。
使用Max+plusII的设计者不需精通器件内部的复杂结构。
设计者可以用自己熟悉的设计工具(如原理图输入或硬件描述语言)进行设计,MAX+PLUS®II把这些设计转自动换成最终所需的格式,其设计速度非常快。
对于一般几千门的电路设计,使用Max+plusII,从设计输入到器件编程完毕,用户拿到设计好的逻辑电路,大约只需要几小时。
设计处理一般在几分钟内完成。
特别是在原理图输入等方面,Max+plusII被公认为是最易使用,人机界面最友善的PLD开发软件。
3.23-8译码器的工作原理和VHDL语言程序
3.2.13-8译码器的工作原理
二进制译码器的输入是一组二进制代码,输出是一组与输入代码一一对应的高、低电平信号,对三-八译码器来说,3位二进制共有8种状态,所以对应的输出有8种状态,例如:
对于二进制代码111来说,输出为10000000.
C
B
A
Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0
0
0
0
1
1
1
1
1
1
1
0
0
0
1
1
1
1
1
1
1
0
1
0
1
0
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
0
1
1
1
1
1
1
1
0
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
表13-8译码器的逻辑功能表
3.2.23-8译码器的VHDL语言程序
根据译码器的逻辑功能表,编写模拟3-8译码器的VHDL语言,其源程序如下:
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYyima38aIS
PORT(A:
INSTD_LOGIC_VECTOR(2DOWNTO0);
Y:
OUTSTD_LOGIC_VECTOR(7DOWNTO0));
END;
ARCHITECTUREBEHAVIOROFyima38aIS
BEGIN
PROCESS(A)
BEGIN
CASEAIS
WHEN"000"=>Y<="00000001";
WHEN"001"=>Y<="00000010";
WHEN"010"=>Y<="00000100";
WHEN"011"=>Y<="00001000";
WHEN"100"=>Y<="00010000";
WHEN"101"=>Y<="00100000";
WHEN"110"=>Y<="01000000";
WHEN"111"=>Y<="10000000";
WHENOTHERS=>Y<="00000000";
ENDCASE;
ENDPROCESS;
ENDBEHAVIOR;
A0
A1
A2
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
7脚
6脚
5脚
17脚
18脚
19脚
21脚
22脚
23脚
24脚
25脚
3-8译码器的引脚分配
3.33-8译码器的仿真和原理分析
3.3.13-8译码器的仿真步骤
在开始菜单的程序中单击MAX+plusⅡ,进入仿真软件MAX+plusⅡ的主界面。
进入主界面后,在File菜单元下点击New,弹出图1的所示的对话框。
选择TextEditorfile新建文本文件。
注意,必须把文件保存成“.vhd”文件,这样才能以不同颜色的字体显示保留字。
图1新建TextEditorfile
程序输入界面如图2所示,程序输入完成后进行保存。
注意,文件名要和实体名相同。
图23-8译码器程序输入
文件保存完成后开始建立工程,在文件打开的情况下,先File菜单中Profect项中的SetProfecttoCurrentFile,建立与当前文件同名的工程。
如图3所示。
图3建立工程
建立工程之后进行检错,选File菜单中Project项中的Save,Compile&Simulate。
若程序无误如图4所示:
图4检错
程序无误后进行波形仿真。
同样在File菜单下点击New,选择WaveformEditorfile来建立。
在空白处单击右键选择InsertNode,在对话框中点击List在下面的表列中选择管角点击OK。
如图5所示。
图5波形仿真建立
选择Assign中的Device,弹出如图6话框选择器件。
图6器件选择
进行管角修改,单击Assign中的Pin/Location/Chip,弹出对话框点击
Search,弹出对话框点击List选择管角并设置管角名如图6所示。
图6管角配置
点击MAX+plusⅡ中的Programmer,进行下载,如图7所示。
图7程序下载
经过编译之后,建立3-8译码器顶层电路图,如图8所示。
图8顶层电路图
3.3.23-8译码器的仿真波形
3-8译码器由VHDL程序实现后,其仿真图下所示:
图93-8译码器的仿真波形
3.3.33-8译码器的仿真波形分析
对其仿真图进行仿真分析:
A为输入信号组,它由A[2]-A[0]三个二进制代码输入信号组成。
Y为输出信号组,它由Y[7]-Y[0]八个输出信号组成。
当输入为:
111时,译码后为指定的状态,即输出10000000,紧接着依次类推,当输入为:
110时,输出输出01000000,当输入为101时,输出00100000,当输入为100时,输出00010000,输入011时,输出为00001000,输入为010时,输出00000100,输入为001时,输出00000010,输入为000时,输出为00000001。
3.3.43-8译码器的原理框图
图103-8译码器原理电路图
图113-8译码器的引脚图
结论
通过二周紧张的工作,最后完成了我的设计任务——基于VHDL译码器的设计。
通过本次课程设计的学习,我深深的体会到设计课的重要性和目的性所在。
本次设计课不仅仅培养了我们实际操作能力,也培养了我们灵活运用课本知识,理论联系实际,独立自主的进行设计的能力。
它不仅仅是一个学习新知识新方法的好机会,同时也是对我所学知识的一次综合的检验和复习,使我明白了自己的缺陷所在,从而查漏补缺。
希望学校以后多安排一些类似的实践环节,让同学们学以致用。
在设计中要求我要有耐心和毅力,还要细心,稍有不慎,一个小小的错误就会导致结果的不正确,而对错误的检查要求我要有足够的耐心,通过这次设计和设计中遇到的问题,也积累了一定的经验,对以后从事集成电路设计工作会有一定的帮助。
在应用VHDL的过程中让我真正领会到了其在电路设计上的优越性。
用VHDL硬件描述语言
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 38 译码器
![提示](https://static.bdocx.com/images/bang_tan.gif)