ECRPECVD方法低温制备多晶硅薄膜.docx
- 文档编号:23571367
- 上传时间:2023-05-18
- 格式:DOCX
- 页数:12
- 大小:121.39KB
ECRPECVD方法低温制备多晶硅薄膜.docx
《ECRPECVD方法低温制备多晶硅薄膜.docx》由会员分享,可在线阅读,更多相关《ECRPECVD方法低温制备多晶硅薄膜.docx(12页珍藏版)》请在冰豆网上搜索。
ECRPECVD方法低温制备多晶硅薄膜
1 引言
近年来,人们对多晶硅薄膜在电子器件应用方面的研究日益广泛,比如薄膜晶体管(TFTs和薄膜太阳能电池[1,2]。
多晶硅薄膜与非晶硅薄膜和单晶硅薄膜相比,不但有更高的电子迁移率、更高光敏性和较高的载流子浓度,而且没有效率衰减问题,可在廉价的衬底大面积低温制备,较低的制备成本,在能源科学、信息科学等领域中有着广泛的应用[3]。
为降低多晶硅薄膜的制备成本,选用更为廉价
的玻璃作为衬底,但玻璃的软化点较低(≤600
℃,需要更低的沉积温度。
目前国内外发展了多种低温固相晶化的方法,如金属诱导法、激光晶化法、部分掺杂法、热丝法以及采用各种新的原材料组合(SiH
4
+ H
2
+SiF
4
SiH
2
Cl
2
+ H
2
+ SiH
4
SiH
4
+
H
2
+ Si
2
H
6
SiCl
4
+ H
2
[4 ̄6]。
硅烷(SiH
4
是非常活泼的气体,在空气中
能够自燃,生成SiO
2
和H
2
O,且在燃烧过程中释
放出大量热能,因此直接利用SiH
4
进行实验和工业
生产将面临安全控制的瓶颈。
虽然SiH
4
比四氯化硅
(SiCl
4
价格较贵,但其生成的薄膜杂质不含氯,
ECR-PECVD方法低温制备多晶硅薄膜
冯庆浩1, 秦福文1, 吴爱民1, 王阳2
(1.大连理工大学“三束”材料表面改性国家重点实验室,辽宁 大连 116023;
2.东北大学机械工程与自动化学院,沈阳 110004
摘要:
采用ECR-PECVD低温沉积方法,以质量分数为5%的SiH
4(配Ar气,SiH
4
:
Ar =1:
19和
H2为反应气体,在普通玻璃和单晶硅片衬底上直接沉积多晶硅薄膜,以期寻找到适合大规模工业化生产的方法。
当衬底温度为500℃时,即能沉积高质量的多晶硅薄膜。
沉积前,H
2
等离子体的清洗时间和流量对多晶薄膜的质量有较大的影响。
通过与其他反应气体相比较,我们制备的多晶硅薄膜不含杂质。
关键词:
多晶硅薄膜;化学汽相淀积;低温
中图分类号:
TN304.055 文献标识码:
A 文章编号:
1003-353X(200605-0342-04Low Temperature Deposition of Poly-Silicon Thin Films
by ECR-PECVD
FENG Qing-hao1, QIN Fu-wen1, WU Ai-min1, WANG Yang2
(1. State Key Lab. of Materials Modification by Three Beams, Dalian Uni.of Tech., Dalian 116023,China;
2.School of Mechanical Engineering and Automation,Northeastern Uni., Shenyang 110004,China
Abstract :
The polycrystalline silicon films were directly obtained using 5% SiH
4
(mixed with Ar,
SiH
4:
Ar =1:
19 and H
2
as reacting gas by ECR-PECVD on glass and silicon substrate to find methods
for extensive industrialization. As the substrate temperature was 500℃, the high quality polycrystal-line silicon films can be deposited. Before depositing, washing time and flow of H
2
plasma had greaterinfluence on the quality of the films. Through comparison with other reacting gas, the films preparedby this process do not contain any impurity.
Key words:
poly-silicon thin films; CVD;low temperature
半导体技术第31卷第5期2006年5月342
SemiconductorTechnologyVol.31No.5
May2006
343
底温度、反应气体的流量比、生长压强及微波功率的变化都会对薄膜的晶体结构产生影响,特别是在生长压强和微波功率保持一定的条件下,采用不同的衬底温度和不同的清洗,薄膜的晶体结构可以是多晶,也可以是微晶或非晶[8]。
这是因为改变反应气体流量比将改变等离子体中形成的活性基团的类型和浓度,而改变衬底温度将使活性基团在生长薄膜表面的反应过程中发生变化。
因此,通过改变反应气体的流量比而在等离子体中选择性地形成活性基团,并结合选择合适的衬底温度,就可以控制薄膜的晶体结构。
表1为样品a和b沉积的工艺参数。
图1为样品a和b的TEM图像,分别给出了清洗时间为10min和20min的硅片为衬底,清洗微波功率650W,沉积微波功率600W。
样品是经SiC玻璃纸研磨和氩
能制备出优质薄膜。
在本实验中,采用质量分数为5%的SiH4(配Ar气,SiH4:
Ar=1:
19为气源,既利于安全制备薄膜,也有利于控制流量,另外,Ar气也有助于微波放电,能进一步提高SiH4的离解率。
用ECR-PECVD沉积技术,直接在玻璃衬底上沉积薄膜。
当衬底温度仅为500℃时,即能沉积形成多晶硅薄膜。
本工作研究衬底材料和沉积功率对薄膜的成分、结构的影响,探讨氢离子放电在低温成膜中的作用以及薄膜沉积的最佳条件。
2 实验过程
实验是在配有反射高能电子衍射(RHEED原位监测设备的ECR-PECVD装置上进行的,该装置采用的电子回旋共振(ECR等离子体源能产生具有高能电子(5~20eV和低能离子(<2eV的大面积均匀非磁化等离子体,特别适合半导体薄膜的低温生长[7]。
与传统的等离子体增强化学汽相沉积相比,沉积温度更低。
气体流量由质量流量控制计(MFC控制。
气源除了采用SiH4以外,还使用了高纯H2。
H2不但用作衬底的原位等离子体清洗,也在多晶硅薄膜的沉积过程中起了很重要的作用,其中高纯H2直接送入样品盘上游的ECR放电室进行微波放电,而质量分数为5%的SiH4则通过放电室下游的送气环吹向衬底,利用电子回旋共振放电使SiH4分解,直接在衬底上沉积薄膜。
沉积前先用氢等离子体对衬底进行原位清洗,此时衬底温度为200~500℃,然后再通SiH4(固定流量0.6sccm,衬底温度固定为500℃,反应室压强为0.3~8.0Pa,沉积功率为500~600W,通过调节衬底温度、清洗时间和H2流量制备了五组样品。
为了比较衬底对薄膜质量的影响,在相同的条件,在经过常规化学清洗的4cm×4cm玻璃载玻片和3cm×3cm单晶硅片上沉积薄膜。
生长结束时关断气源并终止放电,使样品温度降至室温。
本文将通过RHEED、透射电子显微镜(TEM和原子力显微镜(AFM测试薄膜的表面结构、结晶度和表面形貌。
3实验结果及讨论
在用ECR-PECVD连续沉积多晶硅薄膜时,衬
表1
沉积薄膜的工艺参数
清洗沉积清洗沉积
H2流量/sccm30504050
衬底温度/℃300500200500
沉积功率/W650600650600
工作时间/min10902090
a
b
样品沉积过程离子抛光后测得的,图像呈现出清晰的多晶硅特有的环形-点衍射图像,可见薄膜为多晶,颗粒尺寸达到15 ̄25nm,生长速率比较快。
薄膜的质量与H2流量和清洗时间都有关系。
因为沉积薄膜时H2均为50sccm,清洗流量不同,造成了样品图样的差别。
样品b与a相比,清洗时间长了10min,H2流量高了10sccm,温度低了100℃,但是晶粒较为均匀,衍射图像的环形-点更为明显。
表2为样品c,d和e沉积的工艺参数。
图2
(a样品a (b样品b
图1 沉积功率为600W的样品的TEM图
半导体技术第31卷第5期
2006年5月
344
我们认为在玻璃载玻片上沉积多晶硅薄膜,还需要进一步摸索沉积条件,比如清洗或者沉积过程中对H2流量进行变化,对沉积薄膜质量的影响。
4 结语
我们选取质量分数为5%的SiH4(配Ar气和H2混合气体作为反应的源气体,采用配有RHEED原位监测设备的ECR-PEMOCVD方法,当衬底温度
为AFM对硅片的观察图像。
样品的观察尺寸均为2μm。
由图像分析可知,样品c的平均晶粒尺寸为25.5nm,表面粗糙度为24.067nm;样品d的平均晶粒尺寸为27.4nm,表面粗糙度为25.198nm;样品e的平均晶粒尺寸为24.4nm,表面粗糙度为33.095nm。
c和e表面有较为明显的“小山和山谷”,呈现出三维岛状生长模式,而d较为平坦,我们认为与H2流量和清洗时间有关系,清洗时间相同时d要好于c,H2的流量少于40sccm时,对后期的薄膜生长不利。
再结合上面的TEM图的分析,H2流量为40sccm时为最佳。
图3为样品的RHEED观察图样。
可观察到两种衬底都呈现出多晶环,但是清晰程度有一定的差别。
对玻璃载玻片衬底来说,内环都较清晰,有的已呈现出明亮的斑点,而单晶硅片衬底外围的环有点模糊。
总体而言,衬底为单晶硅片的图像更为清晰,其中样品a与b,c,d,e相比,单晶硅片的RHEED图像由环变成点,表明结晶取向好,薄膜已完全晶化,由于硅片是单晶同质衬底,而玻璃是非晶异质衬底,所以在硅片上更容易沉积多晶硅薄膜。
样品c的玻璃衬底略显模糊,我们认为是清洗时H2的流量较低,衬底温度过高造成的。
样品a,b和d都比较清晰,进一步验证了H2流量小于40sccm时,对后期沉积薄膜的影响不利。
结合TEM图像和AFM图像,清洗时间为20~30min沉积的薄膜质量较好。
图3 RHDDEED分析图像
玻璃衬底
Si衬底
(c样品c
玻璃衬底
Si衬底
(d样品d
玻璃衬底
Si衬底
(e样品e
玻璃衬底
Si衬底
(a样品a
玻璃衬底
Si衬底
(b样品b
清洗沉积清洗沉积清洗沉积
H2流量/sccm2
05030502050
衬底温度/℃500500200500200500
沉积功率650600**********
工作时间/min309030901090
样品表2 沉积薄膜的工艺参数
沉积过程cde
图2 样品AFM的图像
(a样品c (b样品d (c样品e
为500℃,H
2
清洗流量为40sccm,清洗时间为20~30min时,获得的多晶硅薄膜质量最高。
通过与其他反应气体比较,不受其他杂质影响,能沉积优质的多晶硅薄膜。
参考文献:
[1]SHIN S D. Crystal growth in the low-temperature of
polycrystalline silicon thin film[J].Crystal Growth,
2005,274(3-4:
347.
[2]RATH J K, BARBON A, SCHROPP R E I. Hydrogenated
amorphous and polycrystalline silicon TFTs by hot-
wire CVD[J]. J Non-Cryst Solids, 1998,227-230:
1277.
[3]黄创君,林璇英,优质多晶硅薄膜的低温制备技术[J].功能
材料,2001,32(6:
561-564.
[4]黄创君,林璇英,林揆训,等.SiCl
4-H
2
为气源低温制备多晶
硅薄膜[J].功能材料,2002,33(6:
650.
[5]CRANDALL R S.Recent developments in hot wire
amorphous silicon[J].J Non-Cryst Solids,1998,227-
230:
23-28.
[6]MONIRUZZAMAN S. Structure of polycrystalline sili-
con films deposited at low temperature by plasma CVD
on substrates exposed to different plasma[J].Thin Solid
Films,1999,337(1:
27-31.
[7]徐茵,顾彪,秦福文,等.GaN薄膜低温外延的ECR-
PAMOCVD技术[J].半导体技术,1998,23(2:
37-40.[8]贺德衍.用微波等离子体化学气相沉积法低温生长织构多
晶硅薄膜[J].半导体学报,1998,19(9:
663.
(收稿日期:
20051008
作者简介:
冯庆浩(1978-,男,山东德州人,硕士研究生,研究方向是多晶硅薄膜的低温制备及其特性分析;
秦福文(1968-,男,博士,副教授,主要研究领域为GaN基稀磁半导体量子点的低温生长与特性,多晶硅薄膜的低温生长与特性等,多次参加并主持国家自然科学基金项目,国家863项目及国家自然科学基金的研究项目,在半导体材料生长及光电器件的研制方面有扎实的理论基础和丰富的实践经验。
面活性剂的加入抑制了颗粒在表面的强吸附状态,而在研磨料作用下容易离开被抛材料表面,使得抛光进一步进行。
4 结论
由以上分析和试验可以看出,在终抛过程中,提高机械作用,降低对铜的化学作用,可以达到钽﹕铜的CMP速率为1﹕1。
但是,终抛还涉及介质的抛光,如何使得铜﹕钽﹕介质的CMP速率为1﹕1﹕1,将是以后研究的课题。
使用初抛抛光液对介质抛光时,介质的抛光速率很低,几乎为零。
要提高对介质的CMP速率,可以采用提高抛光液pH值的方法来提高对介质的CMP速率,因为介质的抛光速率随着pH值的增加而增加。
提高pH的方法可以加无机碱,也可以加胺碱。
加入无机碱可以迅速提高浆料的pH值,但是这样就引入的金属离子。
使用有机碱,不容易提高pH值;使用胺碱,还可增强对铜的络合作用。
参考文献:
[1]RYU C, LEE H, KWON K W, et al. Barriers for copper
interconnections[J].Solid State Technology, 1999, 42
(4:
53-56.
[2]ZHANG G H, QIAN H, GAO W F, et al. A novel barrier
to copper metallization by implanting nitrogen into
SiO2[J]. Chinese J of Semiconductors, 2001,22(3:
271-274.
[3]DING P J, CHEN L, FU J M, et al. Cu barrier/seed
technology development for sub-0.10 micron copper
chips[J]. Solid-state and Integrated Circuit Technology
processing, 2001, 1:
405-409.
[4]BERSUKER G, BLASCHKE V, CHOI S, et al. Conduc-
tion processes in Cu/low-k interconnection[A].
38thAnnual Int Symp on Reliability Physics[C].
California, USA, 2000, 344-347.
[5]TAKEO O. Diffusion barriers for copper interconnects
[A]. 5th Int Conf on Solid-State And Integrated Cir-
cuit Technology[C].Beijing, China,1998, 124-126.
(收稿日期:
20051208
作者简介:
李薇薇(1978-,女,河北唐山人,在读博士,主要研究方向为微电子学与固体电子学、半导体材料与技术。
(上接第336页
欢迎业内企业管理开发人才为本刊投稿
SemiconductorTechnologyVol.31No.5May2006345
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- ECRPECVD 方法 低温 制备 多晶 薄膜