数字频率计课程设计.docx

数字频率计课程设计.docx

《数字频率计课程设计.docx》由会员分享，可在线阅读，更多相关《数字频率计课程设计.docx（24页珍藏版）》请在冰豆网上搜索。

数字频率计课程设计

1前言：

课程设计是针对某一理论课程的要求，对学生进行综合性实践训练的实践教学环节，可以培养学生运用课程中所学的理论知识与时间紧密结合，独立地解决实际问题的能力。

所以本次数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器。

它的基本功能是测量正弦信号、方波信号、三角波信号以及其他各种单位时间内变化的物理量，并用数字显示被测信号的频率。

近年来，在电子技术中，频率是最基本的参数之一，在计算机及各种数字仪表中，都得到了广泛的应用，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为的重要了。

一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着十分严格的要求，这是数字电路的一个特点。

在电子系统非常广泛的领域中，到处可见到处理离散信息的数字电路。

数字集成电路具有结构简单和同类型电路单元多的特点。

因而容易是高集成度和归一化。

由于数字集成电路与电子计算机的发展紧密相关，因而发展很快，目前是集成电路中产量最高、集成度最大的一种器件。

集成电路的类型很多，从大的方面可分为模拟和数字。

频率计的工作原理是脉冲信号的频率就是在单位时间内所产生的脉冲个数。

其表达式为f=N/T，其中f为被测信号，N为计数器所累积的脉冲个数，T为产生N个脉冲所需的时间。

计数器所记录的结果，就是被测信号的频率。

例如，在1秒内记录1000个脉冲，则被测信号的频率为1000HZ。

一般情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为一秒。

闸门时间也可以大于或小于一秒。

闸门时间越长，得到的频率值就越准确，但是，闸门时间越长每测量一次的时间间隔也越长，闸门时间越短，测的频率值刷新就越快，但测得的频率精确度就要受到影响。

此外，电子计数器测频有两种方式：

一是直接测频法。

即在一定闸门间内测量被测信号的脉冲个数；二是间接测频法，如周期测法。

直接测频法适用于高频信号的频率测量，间接测频法用于低频信号的频率测量。

不仅如此，我们在设计时还应该注意的有频率测量范围：

在输入电压符合规定要求植时，能够正常进行测量的频率区间称为频率测量范围，频率测量范围主要由放大整形电路的频率响应决定。

数字显示位数：

频率计的数字显示位数决定了频率计的分辨率。

位数越多，分辨率越高。

测量时间：

频率计完成一次测量所需要的时间，包括准备、计数、锁存和复位时间。

2设计方案

2.1方案论证

【1】设计方案一

如图1所示为总体方框图。

其基本原理为：

该方案的各部分电源均由总电源供电，由单片机89C52构成控制电路作为核心，控制数字频率计采集数据。

分频电路实验对高频的低频化，使单片机更好的计数。

分频电路将信号传给控制电路进行处理，控制电路通过程序控制，操作定时器，使定时器定时，在一秒内，有效数据的个数，控制电路控制译码显示电路以十进制形式显示在数码管。

图1方案一方框图

【2】设计方案二

如图2所示为总体方框图。

图2方案二方框图

其基本原理为：

通过对输入信号隔直、放大、整形处理后输出适合计数器输入信号

的要求，即满足TTL电平输入要求。

通闸门信号产生电路输出信号来控制计数器的开始、停止、清零。

最后通过六位共阴极数码管对计数器所计得的脉冲个数显示出来。

该电路为纯硬件实现法，主要的部件有双稳态触发器MC4583B、计数/译码芯片CD4026，双级型双时基器NE556，双互补堆成反相器CD4007、集成稳压器7805、六位数码管和一些电容、电阻等组成。

【3】设计方案三

如图3所示为总体方框图，其基本原理为：

输入信号经过放大整型电路后，变成方波信号。

由石英晶体振荡器和二进制计数分频振荡器来产生周期为1s的时基信号。

时基信号连续来两个下降沿经过由两个D触发器构成的控制电路产生一个时间为1s的闸门信号，且当第一个下降沿到来时控制电路输出高电平控制计数器、译码器使能端进行计数和译码。

经过锁存电路锁存，阻止下一个脉冲进入，在把信号送入译码电路进行译码，再通过显示电路进行显示。

还有由555构成的单稳态振荡器，还可以进行超量程报警，令外介绍一下主要器件：

由555组成的斯密特触发器构成放大整型电路，计数器选用的是芯片160，锁存器是由三片74ls273构成的，译码电路是由我们最熟悉的芯片4511构成的，这样我们就得到了我们所需要的电路啦！

图3方案三方框图

2.2方案比较

这次报告我主要设计了三种方案，这三种方案都是可行的。

方案一虽然有简单易行，制作成本比较低，对高频频率计的开发没有抑制作用，借助于微控制器的强大功能可使设计周期缩短，测量精度高，且易于扩展功能，增强了电路对各种工作要求的适应性这些优点。

但是由于它是采用单片机程序编制，对于还没有学习过单片机的我们来说，它的难度太大了。

方案二最大的特点就是全硬件电路实现，则电路稳定、精度高、没有繁琐的软件调试过程，大大的缩短了生产周期。

但是，其结构太简单了，不能够很好的满足我们本次课程设计的要求。

而方案三，可以很好的完成本次设计的需求，而且，结构简单，方案明确，功能齐全，测量精确。

2.3方案选择

通过对方案一，方案二和方案三的比较，我最终选择方案三作为本次设计的基本方案。

3单元模块设计

3.1电源电路

电源是数字频率计的动力源泉，是驱动整个电路的重要核心，电源的稳定性关系着整个系统的运行。

一个稳定耐用的电源是整个系统的保障。

我们用的电源是有220v的交流电，经过变压器的变压，在经过由四个二极管组成的桥式整流器，即整流电路的整流，得到直流电，此时的直流电还不稳定，不适合直接接外电路对其进行供电，所以又经过7805的稳压，即三端式集成稳压器的输出电压是固定的，在使用中不能进行调整，固定正电压输出。

再通过电容的滤波得到一个稳定的＋5V直流电源输出，为整个电路供电。

其电路如图4所示：

图4电源电路

3.2晶体振荡电路

因为用门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阀值电压VTH。

又由于VTH容易受温度、电源电压及干扰信号的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场所。

综上所述，我决定本次课程设计采用晶体振荡，它产生的频率仅仅取决于石英晶体的串联谐振频率fs，而与电路中的R、C的数值无关。

晶体振荡电路是为了产生频率电路，它是由晶体、电容和电阻还有二进制计数分频振荡器CD4060构成的晶体振荡器电路，其电路如图5所示。

晶振一般叫做晶体谐振器，是一种机电器件，是用电损耗很小的石英晶体经精密切割磨削并镀上电极焊上引线做成的。

由于石英晶体化学性能非常稳定，热膨胀系数非常小，其振荡频率也非常稳定。

电容Ｃ6、Ｃ7与晶体构成一个谐振

型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确，所以本设计采用晶振来产生一个很稳定的32768Hz的频率。

CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。

所有的计数器位均为主从触发器。

在CP1（和CP0）的下降沿计数器以二进制进行计数。

在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。

CD4060设有Q4~Q14等13个输出端，分频从Q14端输出即可得到2Hz的频率。

图5晶体振荡电路

3.3分频电路

通过CD4060产生的2HZ频率需要分频才能得到计数系统的秒脉冲，本设计采用两个D触发器进行分频。

如图6所示，因为把D触发器Q非输出端和D输入端连接起来，可以实现1/2的分频；所以2Hz经过一个D触发器的分频可以得到1Hz的频率，在经过一个D触发器就可以得到所需的秒脉冲（即持续时间为1s的脉冲信号）。

所以，此分频电路就顺利完成了。

图6分频电路

3.4放大整型电路

本次课程设计中的放大整型电路，我采用的是由运算放大器和用555定时器组成的斯密特触发器，其电路如图7所示。

运算放大器是一种电子器件，他是采用一定制造工艺将大量半导体三极管、电阻、电容等元件及他们之间的连线制作再同一小块单晶硅的芯片上，并具有一定功能的电子电路。

它最主要的特征是虚短、虚断和电流相等。

它不仅仅用于信号的运算、处理、变换、测量和信号产生电路，而且还可用于开关电路中，它作为线性电路，很容易用来设计各种应用电路。

555定时器的内部电路由分压器、电压比较器C1和C2、简单SR锁存器、放电三极管T以及缓冲器G组成。

三个5K的电阻串联组成分压器，为比较C1、C2提供参考电压。

当控制电压端（5）悬空时（可对地接上0.01uf左右的滤波电容），比较器C1、C2的基准电压分别为2/3Vcc和1/3Vcc。

VI1是比较器C1的信号输入端，称为阈值输入端；VI2是比较器C2的信号输入端，称为触发输入端。

图7放大整型电路

如果VI由0V开始逐渐增加，当VI<1/3Vcc时，比较器C1输出高电平，C2输出低电平，简单SR锁存器置1，放电三极管截止，输出端Vo为高电平；VI继续增加，如果1/3Vcc2/3Vcc，比较器C1输出低电平，比较器C2输出高电平，简单SR锁存器Q端置0，放电三极管T导通，输出就由高电平跳变为低电平；之后VI再增加，仍是VI>2/3Vcc，电路输出保持低电平不变。

如果VI由大于2/3Vcc的电压值逐渐下降，只要1/3Vcc

这样就把一个周期的正弦波、三器角波等信号转变成方波信号。

3.5计数器电路

大家知道计数器是一个用以实现技数功能的时序部件，它不仅仅用来计数脉冲，还常常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器的种类繁多，可以分为同步计数器，异步计数器，二进制计数器，十进制计数器和任意进制计数器。

还可以分为加法，减法和可逆计数器等等。

本次设计，我采用的是由6片4位十进制加计数器74HC160构成，该计数器有4个输入端，5个输出端（其中包含进位信号端TC）。

电路还设置了异步清零端、并行置数使能端和计数使能端CEP、CET。

其电路图如8所示。

图8数字计数器

我们知道，当清零端为低电平时，无论其它输入端是何状态，都使片内所以触发状态置0。

置数使能端只需在CP上升沿之前保持低电平，数据输入端D3~D0的逻辑值便能在CP上升沿到来后置入片内4个相应触发器中。

由于该操作与CP上升沿同步，且D3~D0的数据同时置入计数器，所以也称为同步并行预置。

当CET与CEP两个计数使能端中有0时，不管有无CP脉冲作用，计数器都将停止计数，保持原有状态；当清零端、置数端无效且计数端有效时处于计数计数状态。

只有当CET=1且Q3Q2Q1Q0=1111时，TC才为1，才发生进位。

这说明下一个CP上升沿到来时将发生进位。

此模块中共用同一个清零信号，低位计数器的进位信号依次作为高位的计数使能信号。

当低位计满9时依次向高位进位，触发高位计数器计数。

目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。

我们只要借助器件手册提供的功能表和工作波形以及引出端的排列就能正确地运用这些器件了。

3.6锁存器电路

锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。

输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。

通常只有0和1两个值。

典型的逻辑电路是D触发器。

而且，还可以由若干个钟控D触发器构成一次能存储多位二进制代码的时序逻辑电路，叫锁存器件。

本电路是采用的锁存器是74LS273如图9所示，它是一种带清除功能的8D触发器，1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。

他的作用是将计数器在1s结束时所记得的数进行锁存，使得显示器上能稳定的显示计数器上的值。

1s计数时间结束时，逻辑控制电路发出锁存信号IV，将这些计数器的值送往译码显示器。

8位锁存器74LS273可以完成上面要求的功能，当锁存信号CP的正跳变来到时，锁存的输出等于输入，从而将计数器的输出值送到锁存器的输入端。

当高电平结束后，无论D为何值，输出端的状态仍保持原来的状态不变。

所以，在计数期间内，计数器的输出不会送到译码显示器内。

图9锁存器电路

3.7译码显示电路

此模块是由六片七段显示译码器74HC4511和六个七段数字显示器LED组成，如图10所示。

译码器是一个多输入、多输出的组合逻辑电路，它的作用是把给定的代码进行“翻译”，变成相应的状态，使得输出通道中相应的一路有信号输出。

图10译码显示电路

另外，4511是一组用来作为BCD对共阴极LED七段显示器译码的包装。

它的七个输出只有为“1”时有效，用来驱动共阴极LED数码管。

并且该集成显示译码器设有三个辅助控制端LE、

、

增强器件的功能。

测试输入端，当他等于“0”时，译码输出全部为“1”，显示字形8，用于检查译码器本身及显示各段的好坏。

3.8报警器电器

　　输出的矩形脉冲，其宽度由暂稳状态持续时间决定tP=RCln3=1.1RC，改变RC的值，可改变脉冲宽度tP。

该部分是由555定时器组成的单稳态触发器，没有触发信号时VI处于高电平（VI）>VCC/3）,如果接通电源后Q=0，Vo=0，T导通，电容通过放电三极管T放电，使Vc=0，Vo保持低电频不变。

如果触发输入端施加触发信号（VI）

Tw=1.1RC一般情况下，R的取值在几百兆欧到几千兆欧之间，电容取值在几百皮法到几百微法。

当VI输入负向脉冲后，电路进入暂稳态，同时三极管T导通，电容C放电。

输入负向脉冲撤出后，，电容C充电，在VC<2VCC/3时，电路处于暂稳态。

在此期间，又加入了新的脉冲，三极管T又导通，电容C再次放电，输出仍然在暂稳态。

只有在触发脉冲撤出后，并且在输出脉冲Tw时间内没有新的触发脉冲，电路才返回到稳定状态。

所以，该电路可以用做报警器。

图11报警电路

4软件设计

系统软件设计采取模块化设计方案，把上面所设计的单元电路连接起来可得到整机电路。

然后可在印刷电路板上焊接分立元件并进行调试。

在电子技术中，频率是最基本的参数之一，又与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。

测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。

4.1二进制计数/分频振荡器CD4060

CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。

所有的计数器位均为主从触发器。

在CP1（和CP0）的下降沿计数器以二进制进行计数。

他的工作电压为+5V。

其引脚如图所示。

它的内部有14级二分频器，但外部只有十个输出端，即Q4~Q10，Q12~Q14。

其它四脚没有引出，因此CD4060只能得到十种分频系数，最小值为24，最大值为214，CP1，

外接晶振，CP0是晶体振荡输出端。

Cr=1时晶体停振。

我们还知道，在时钟脉冲线上，使用斯密特触发器对时钟上升和下降时间无限制，这是它很大的一个优点，这也是我这次选择CD4060的原因之一。

CD4000系列的芯片，除了跟74系列的电气特性有所区别外，例如：

电压范围宽，应该可以工作在3V～15V，输入阻抗高，驱动能力差外，跟74系列的功能基本没有区别；CD4060的计数器可以到14级二进制串行计数/分频器，可是我们也知道这个74系列的却做不到这么高。

1、CD4060的真值表如下图：

表1CD4060的真值表

输入

输出功能

Cr

1

×

清除

0

↓

计数

2、CD4060的引脚如下图：

图12CD4060的引脚图

4.2同步十进制加计数器74HC160

计数器是一个用以实现技数功能的时序部件，它不仅仅用来计数脉冲，还常常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

74HC160也是一种计数器，当然也具有计数器的特点和功能。

74HC160是一种典型的高性能、低功耗CMOS4位同步十进制加计数器。

它有四个输入端和四个输出端。

有异步清零端，并行置数使能端，两个计数使能端CEP和CET，进位端TC。

当CET与CEP两个计数使能端中有0时，不管有无CP脉冲作用，计数器都将停止计数，保持原有状态；当清零端、置数端无效且计数端有效时处于计数计数状态。

74HC160它的管脚图如下表所示：

图1374HC160管脚图

4.3由555构成的斯密特触发器

将555定时器的阀值输入端和触发输入端相接，就构成了施密特触发器。

（1）当Ui＝0时，由于比较器C1=1、C2=0，触发器置1，即Q＝1、，Uo1＝Uo＝1。

Ui升高时，在未到达2VCC/3以前，Uo1＝Uo＝1的状态不会改变。

（2）Ui升高到2VCC/3时，比较器C1输出为0、C2输出为1，触发器置0，即Q＝0、，Uo1=Uo=0。

此后，Ui上升到VCC，然后再降低，但在未到达VCC/3以前，Uo1＝Uo＝0的状态不会改变。

（3）Ui下降到2VCC/3时，比较器C1输出为1、C2输出为0，触发器置1，即Q＝1、，Uo1=Uo=1。

此后，Ui继续下降到0，但Uo1＝Uo＝1的状态不会改变。

施密特触发器输出状态的转换取决于输入信号的变化过程，即输入信号从低电平上升的过程中，电路状态转换时，对应的输入电平VT+与输入信号从高电平下降过程中对应的输入转换电平VT-不同，其中VT+称为正向阔值电压，VT-称为负向阔值电压。

另外由于施密特触发器内部存在正反馈，所以输出电压波形的边沿很陡。

因此，利用施密特触发器不仅能将边沿变化缓慢的信号波形整形为边沿陡峭的矩形波，而且可以将叠加在矩形脉冲高、低电平上的噪声有效的消除。

由555定时器构成的施密特触发器为反向传输的施密特触发器，正向阔值电压和负向阔值电压分别为：

VT+=2/3VccVT-=1/3Vcc。

4.4由555构成的单稳态电路

由555构成的单稳态电路，它有如下特点：

触发信号vI是一负脉冲。

当触发脉冲尚未输入时，vI为高电平且vI>1//3VCC，比较器C2的输出为1。

若Q=0，则晶体管T饱和导通，电容C 通过T放电，直至当vC<2/3VCC时，比较器C1输出为1，触发器状态不变；若Q=0，则晶体管T截止，电容C充电，当VC>=2VCC/3时，C1输出为0，使RS触发器翻转成Q=0。

一旦RS触发器翻转成0状态，若无外触发脉冲则状态一直保持。

所以在触发负脉冲vI到来前Q=0、输出v0为零，是稳定状态。

　　若在t1时输入幅值低于1/3VCC的触发负脉冲，则C2的输出为0，将RS触发器置1，v0由0变为1，电路开始进入暂稳状态。

此时晶体管T由于Q=1而截止，电源对电容C充电。

即使在t2时刻触发负脉冲已消失，C2的输出变为0=SD，但SD非为低电平有效，故电源对电容C的充电继续进行。

直到t3时VC=2VCC/3，C1的输出为0，才使触发器翻转到Q=0稳定状态。

此后电容C迅速放电。

可见，Q=1、输出v0为高电平，是暂稳状态。

我们知道常见的单稳态电路有两种：

人工启动型和脉冲启动型。

4.5七段显示译码器74HC4511

74HC4511是BCD－7段所存译码驱动器，在同一单片结构上由COS/MOS逻辑器件和n－p－n双极型晶体管构成。

这些器件的组合，使CC4511具有低静态耗散和

高抗干扰及源电流高达25mA的性能。

由此可直接驱动LED及其它器件。

LT、BI、LE输入端分别检测显示、亮度调节、存储或选通一BCD码等功能。

当使用外部多路转换电路时，可多路转换和显示几种不同的信号。

CC4511提供了16引线多层陶瓷双列直插（D）、熔封陶瓷双列直插（J）、塑料双列直插（P）和陶瓷片状载体（C）4种封装形式。

表274HC4511功能表

EE

输入

输出

字形

LE

D3

D2

D1

D0

a

b

c

d

e

f

g

0

L

H

H

L

L

L

L

H

H

H

H

H

H

L

0

1

L

H

H

L

L

L

H

L

H

H

L

L

L

L

1

2

L

H

H

L

L

H

L

H

H

L

H

H

L

H

2

3

L

H

H

L

L

H

H

H

H

H

H

L

L

H

3

4

L

H

H

L

H

L

L

L

H

H

L

L

H

H

4

5

L

H

H

L

H

L

H

H

L

H

H

L

H

H

5

6

L

H

H

L

H

H

L

L

L

H

H

H

H

H

6

7

L

H

H

L

H

H

H

H

H

H

L

L

L

L

7

8

L

H

H

H

L

L

L

H

H

H

H

H

H

H

8

9

L

H

H

H

L

L

H

H

H

H

H

L

H

H

9

10

L

H

H

H

L

H

L

L

L

L

L

L

L

L

灭

灯测试

×

×

L

×

×

×

×

H

H

H

H

H

H

H

8

灭灯

×

L

H

×

×

×

×

H

H

H

H

H

H

H

熄灭

锁存

H

H

H

×

×

×

×

★

★

74HC4511具有锁存、译码、消隐功能，通常以反相器作输出级，通常用以驱动LED。

它有四个输入端、七个输出端以及三个使能端。

当输入8421BCD码时，输出高电平有效，用以驱动共阴极显示器。

当输入为1010~1111六个状态时，输出全为低电平，显示器无显示。

此外，译码器还可以分为通用译码器和显示译码器两大类。

74HC4511内接有上拉电阻，故只需要在输出端与数码管笔段之间串入限流电阻就可以工作啦！

它还具有拒伪码功能，当输入码超过1001时，输出全部为“0”，数码管熄灭。

它的管脚功能图如下表所示：

表3管脚功能表

对应管脚

显示

7

C

4

E

6

小数点

5

D

1

G

10

A

2

F

9

B

0

0

0

1

0

1

0

0

0

1

0

1

1

1

1

1

1

0

2

1

0

1

0

0

0

1

0

3

0

1

1

0

0

0

1

0

4

0

1

1

1

0

1

0

0

5

0

1

1

0

0

0

0

1

6

0

0

1

0

0

0

0

1

7

0

1

1

1

1

0

1

0

8

0

0

1

0

0

0

0

0

9

0

1

1

0

0

0

0

0

4.6锁存器74LS273

一般 74ls273作为锁存器通常与CPU的I/O口或其他芯片的扩展口直接相接，在实际应用中，一般把最后面的一片作为控制数据的