学年计算机组成原理课程设计设计报告样例.docx

学年计算机组成原理课程设计设计报告样例.docx

《学年计算机组成原理课程设计设计报告样例.docx》由会员分享，可在线阅读，更多相关《学年计算机组成原理课程设计设计报告样例.docx（12页珍藏版）》请在冰豆网上搜索。

学年计算机组成原理课程设计设计报告样例

沈阳航空工业学院

课程设计报告

课程设计名称：

计算机组成原理课程设计

课程设计题目：

定点补码一位乘法器的设计

院（系）：

计算机学院

专业：

计算机科学与技术

班级：

4401102

学号：

20013011070

姓名：

杨鹏

指导教师：

李平

完成日期：

2006年12月31日

目录

第一章总体设计方案………………………………………………….1

1.1设计原理…………………………………………………………1

1.2设计思路…………………………………………………………3

1.3设计环境…………………………………………………………4

第二章详细设计方案……………………………………5

2.1顶层设计方案的设计与实现……………………………………5

2.1.1创建顶层图形设计文件……………………………………5

2.1.2器件的选择与管脚锁定……………………………………6

2.1.3编译，综合，适配…………………………………………6

2.2功能模块的设计与实现…………………………….6

2.2.1实现原理……………………………………………………7

2.2.2创建元件图形符号…………………………………………8

2.2.3功能仿真……………………………………………………8

第三章编程下载与设计实现…………………………….9

3.1编程下载……………………………………………………9

3.2硬件测试及结果分析………………………………………...9

参考文献…………………………………………………………………..11

附录（电路原理图）…………………………………………………….12

第1章总体设计方案

1.1设计原理

（1）用[X]补×[Y]补直接求[X×Y]补

讨论当相乘的两个数中有一个或二个为负数的情况

在讨论补码乘法运算时，对被乘数或部分积的处理上与原码乘法有某些类似，差

别仅表现在被乘数和部分积的符号位要和数值一起参加运算。

若[Y]补=Y0Y1Y2…Yn当Y0为1时，则有

Y=－1＋Yi×2-i

故有X×Y=X×Yi×2-1－X

当Y为负值时，用补码乘计算[X×Y]补，是用[X]补乘上[Y]补的数值位，而不理

[Y]补符号位上的1，乘完之后，在所得的乘积中再减X，即加－[X]补。

实现补码乘法的另一个方案是比较法，是由BOOTH最早提出的，这一方法的出

发点是避免区分乘数符号的正负，而且让乘数符号位也参加运算。

技巧上表现在

分解乘数的每一位上的1为高一位的一个+1和本位上的一个-1：

X×Y=X×（－1＋Yi×2i）（逐项展开则得）

=X×[－Y0＋Y1×2-1＋Y2×2-2＋…＋Yn×2-n]

=X×[－Y0＋（Y1－Y1×2-1）＋（Y2×2-1－Y2×2-2）＋…＋（Yn×2-（n-1）－Yn×

2-n）]

（合并相同幂次项得）

=X×[（Y1－Y0）＋（Y2－Y1）×2-1＋…＋（Yn－Yn-1）×2-（n-1）＋（0－Yn）×2-n]

=X×（Yi+1－Yi）×2-i

（写成累加求和的形式，得到实现补码乘运算的算法）

将上述公式展开，则每一次的部分积为：

P1=[2-1（Yn+1－Yn）×X]补

P2=[2-1（P1＋（Yn－Yn-1）×X）]补

…

Pi=[2-1（Pn-i＋（Yn-I+2－Yn-I+1）×X）]补

…

Pn=[2-1（Pn-1＋（Y2－Y1）×X）]补

Pn+1=[（Pn＋（Y1－Y0）×X）]补

则最终补码乘积为[X*Y]补=[Pn+1]补

由上述公式可以看出，比较法是用乘数中每相邻的两位判断如何求得每次的相加数。

每两位Yi和Yi+1的取值有00，01，10，11四种组合，则它们的差值分别为0，

1，-1和0，非最后一次的部分积，分别为上一次部分积的1/2（右移一位）的值

Rj，Rj＋[X]补，Rj－[X]补（即Rj＋[－X]补）和Rj，但一定要注意：

最后一次求

出的部分积即为最终乘积，不执行右移操作。

用此法计算乘积，需要乘数寄存器的最低一位之后再补充一位Yn+1，并使其初

值为0，再增加对Yn和Yn+1两位进行译码的线路，以区分出Yn+1－Yn4种

不同的差值。

对N位的数（不含符号位）相乘，要计算N+1次部分积，并且不对最后一次部分积执行右移操作。

此时的加法器最好采用双符号位方案。

（2）Booth乘法规则

假设X、Y都是用补码形式表示的机器数，[X]补和[Y]补=Ys.Y1Y2…Yn，都

是任意符号表示的数。

比较法求新的部分积，取决于两个比较位的数位，即

Yi+1Yi的状态。

布斯乘法规则归纳如下：

首先设置附加位Yn+1=0，部分积初值[Z0]补=0。

当n≠0时，判YnYn+1，

若YnYn+1=00或11，即相邻位相同时，上次部分积右移一位，直接得部分积。

若YnYn+1=01，上次部分积加[X]补，然后右移一位得新部分积。

若YnYn+1=10，上次部分积加[-X]补，然后右移一位得新部分积。

当n=0时，判YnYn+1（对应于Y0Y1），运算规则同

（1）只是不移位。

即在运算的最

后一步，乘积不再右移。

1.2设计思路

这里用布斯算法在硬件电路上比较容易实现。

下面是布斯算法的流程图

补码一位乘法的硬件实现逻辑图

1.3设计环境

·硬件环境：

伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机；

·EDA环境：

Xilinx设计软件。

第2章详细设计方案

2.1顶层方案图的设计与实现

顶层方案图实现一位补码乘法器的逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。

在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。

2.1.1创建顶层图形设计文件

顶层图形文件主要由一个两个16进制数和和一个封装模块组装而成的一个完整的设计实体。

可利用Xilinx模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。

图2.1一位补码乘法器顶层图形文件结构

2.1.2器件的选择与引脚锁定

（1）器件的选择

由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为XlinxXCV200可编程逻辑芯片。

（2）引脚锁定

把顶层图形文件中的输入/输出信号安排到XlinxXCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及XlinxXCV200芯片引脚对应关系如表2.1所示。

表2.1信号和芯片引脚对应关系

一位乘法器内部信号

图形文件中的输入/输出信号

XCV200芯片引脚

A

A

094,095,096,097,100,101,102,103

B

B

079,030,081,082,084,085,086,087

C

C

215,216,217,218,220,221,222,223

CLR

CLR

157

CE

CE

171

2.2功能模块的设计与实现

（）实现原理

一位补码乘法器是由ALU，被乘数寄存器，乘数寄存器，部分积寄存器，门电路和移位电路为基础而实现的，设计时这两个模块用Verilog设计输入方式实现。

（2）创建元件图形符号

为了能在图形编辑器（原理图设计输入方式）中调用此两输入，需要为ORM2创建一个元件图形符号，可用Xilinxfoundationf3.1编译器的实现模块。

（3）功能仿真

对创建的两输入一输出的元件进行功能仿真，验证其功能的正确性，可用Xilinxfoundationf3.1编译器的Simulator模块实现。

2.3仿真调试

仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。

（1）建立仿真波形文件及仿真信号选择

功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如表2.2所示。

表2.1信号和芯片引脚对应关系

输入信号

输出信号

A

B

C

CC

58

06

02

18

1B

01

85

04

81

85

17

（2）功能仿真结果与分析

功能仿真波形结果如图2.2所示，仿真数据结果如表2.3所示。

对表2.3与表1.1的内容进行对比，可以看出功能仿真结果是正确的，进而说明电路设计的正确性。

由表和图所示信息对比可知，仿真完全正确，能实现补码一位乘法计算功能。

第3章编程下载与硬件测试

3.1编程下载

利用Xilinxfoundationf3.1的编程下载功能，将得到的*.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。

3.2硬件测试及结果分析

利用XCV200实验板进行硬件功能测试。

一位补码乘法器的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。

表3.1XCV200实验板信号对应关系

XCV200芯片引脚信号

XCV200实验板

A

K0

B

K1

C

D0

CLR

157

CE

171

利用表2.2中的输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关K0、K1、输入数据，同时观察D01的输出，得到如表3.2所示的硬件测试结果。

参考文献

[1]曹昕燕.EDA技术实验与课程设计［M］.北京：

清华大学出版社，2006

[2]范延滨.微型计算机系统原理、接口与EDA设计技术[M].北京：

北京邮电大学出版社，2006

[3]王爱英.计算机组成与结构（第4版）[M].北京：

清华大学出版社，2006

[4]侯伯亨,顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:

西安电子科技大学出版社,1998.5-9.

[5]廖裕评,陆瑞强.CPLD数字电路设计--使用MAX+PLUSⅡ[M].北京:

清华大学出版社,2001.217-221.

[6]JohnFWakerly.DIGIALDESIGNPrinciples&Practices（ThirdEdition）[M].北京:

高等教育出版社,2001.446-54

课程设计总结：

一学期的实验课就这么开始了，经过一学期课堂上理论的学习，对计算机的硬件结构有了初步的了解，对计算机并不一定有深刻的理解，通过做实验能学到书本上面没的东西，有增强了自己的动手能力。

本次实验有接触到了新的硬件语言VERILOG，语言并不是做电路的关键，最重要是对基本器件的灵活运用，和逻辑框图的生成，这些是我们应该具备的基本的能力，从而一步一步完成电路的搭建。

对补码一位乘再次深刻的重新学习，包括逻辑框图，不懂的一定要问老师，通过问老师能避免少走弯路，能把握电路设计的基本方向。

通过本次实验能让我们初步接触到硬件设计，为将来的工作打下良好的基础。

指导教师评语：

指导教师（签字）：

　　　　　　年月日

课程设计成绩