数电实验报告样本.docx

数电实验报告样本.docx

《数电实验报告样本.docx》由会员分享，可在线阅读，更多相关《数电实验报告样本.docx（25页珍藏版）》请在冰豆网上搜索。

数电实验报告样本

实验一、组合逻辑电路的设计与制作

一、实验目的：

1、学会根据给定要求设计逻辑电路；

2、掌握查找、选择所需器件，或根据现有器件进行设计；

3、掌握按设计图纸在实验板上连接电路，排除故障，测试性能；

二、实验器材：

电子实验台、74LS00×2、连接线若干

三、实验内容

1、用74LS00制作一个二输入异或门电路：

（1）实验设计：

根据题意得真值表（表2-1）：

表2-1

A

B

Y

0

0

0

0

1

1

1

0

1

1

1

0

根据真值表得以下逻辑表达式并化简得：

（2）电路设计：

图2-174LS00组成二输入异或门电路图

（3）实验数据（表2-2）：

表2-2

A

B

Y

0

0

0

0

1

1

1

0

1

1

1

0

2、用74LS00制作一个二输入同或门电路：

（1）实验设计：

根据题意得真值表（表2-3）：

表2-3

A

B

Y

0

0

1

0

1

0

1

0

0

1

1

1

根据真值表得以下逻辑表达式并化简得：

（2）电路设计：

图2-274LS00组成二输入同或门电路图

（3）实验数据（表2-4）：

表2-4

A

B

Y

0

0

1

0

1

0

1

0

0

1

1

1

3、用74LS00设计制作一个三人表决电路，两人或两人以上赞成则通过：

（1）实验设计：

设同意的为1，不同意的为0，通过为1，不通过为0，则根据题意可得以下真值表（表2-5）：

表2-5

A

B

C

Y

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

根据真值表得以下逻辑表达式并化简得：

（2）电路设计：

图2-374LS00组成三表决电路

（3）实验数据（表2-6）：

表2-6

A

B

C

Y

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

4、用74LS00设计制作一个供电系统检测控制逻辑电路。

设有A、B、C三个电源，共同向某一重要负载供电，在正常情况下，至少有两个电源处在正常状态。

否则发出报警信号（报警时，F=1，灯亮）。

（1）实验设计：

设电源正常为1，不正常为0，由题意可得以下真值表（表2-7）：

表2-7

A

B

C

F

0

0

0

1

0

0

1

1

0

1

0

1

0

1

1

0

1

0

0

1

1

0

1

0

1

1

0

0

1

1

1

0

由真值表可看出此逻辑函数与上一题正好实现非的关系，故得逻辑函数如下：

（2）电路设计：

图2-4供电系统检测控制逻辑电路图

（3）实验数据（表2-8）：

表2-8

A

B

C

F

0

0

0

1

0

0

1

1

0

1

0

1

0

1

1

0

1

0

0

1

1

0

1

0

1

1

0

0

1

1

1

0

5、用74LS00设计制作一个优先权排队电路。

输入为A、B、C，输出为Fa、Fb、Fc。

A=1，表示A有请求；Fa=1表示能够为A服务。

同样B=1表示B有请求；Fb=1，表示能够为B服务……。

A、B、C的排队顺序是：

A=1，最高优先级；B=1，次优先级；C=1，普通优先级。

要求：

输出端最多只能有一端为1，即只能为优先级较高的请求服务。

（1）实验设计：

根据题意得真值表（表2-9）：

表2-9

A

B

C

Fa

Fb

Fc

0

0

0

0

0

0

0

0

1

0

0

1

0

1

0

0

1

0

0

1

1

0

1

0

1

0

0

1

0

0

1

0

1

1

0

0

1

1

0

1

0

0

1

1

1

1

0

0

根据真值表得以下逻辑表达式并化简得：

（2）电路设计：

图2-574LS00组成优先权排队电路图

（3）实验数据（表2-10）：

表2-10

A

B

C

Fa

Fb

Fc

0

0

0

0

0

0

0

0

1

0

0

1

0

1

0

0

1

0

0

1

1

0

1

0

1

0

0

1

0

0

1

0

1

1

0

0

1

1

0

1

0

0

1

1

1

1

0

0

四、实验总结：

（自编）

通过本次实验，本人掌握了如何根据要求设计逻辑电路，并将其实现为电路；

通过本次实验过程本人还学习了电路发生故障时，如何根据其逻辑关系对电路进行检查；

通过本次实验使我个人对以前所学的组合逻辑电路有了更为深刻的认………………

实验二、七段数码管译码显示电路

一、实验目的：

1、熟悉七段LED数码管结构原理及使用方法。

2、熟悉74LS47BCD七段LED译码驱动电路原理及使用方法。

二、实验设备：

电子实验台、ES2305七段数码管×1、CC4511×1、连接线若干；

三、实验内容：

（1）七段发光二极管（LED）数码管

LED数码管是目前最常用的数字显示器，图3-1（a）、（b）为共阴管和共阳管的电路，（c）为两种不同出线形式的引出脚功能图3-1。

（a）共阴连接（“1”电平驱动）（b）共阳连接（“0”电平驱动）

（c）符号及引脚功能

图3-1

（2）BCD码七段译码驱动器

此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用CC4511BCD码锁存／七段译码／驱动器。

驱动共阴极LED数码管。

图3-2CC4511引脚排列图

其中

A、B、C、D—BCD码输入端

a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。

—测试输入端，＝“0”时，译码输出全为“1”

—消隐输入端，＝“0”时，译码输出全为“0”

LE—锁定端，LE＝“1”时译码器处于锁定（保持）状态，译码输出保持在LE＝0时的数值，LE＝0为正常译码。

3、电路设计：

图3-3译码显示电路图

（4）实验数据（表3-1）：

表3-1

输入

输出

LE

D

C

B

A

a

b

c

d

e

f

g

显示字形

×

×

0

×

×

×

×

1

1

1

1

1

1

1

×

0

1

×

×

×

×

0

0

0

0

0

0

0

消隐

0

1

1

0

0

0

0

1

1

1

1

1

1

0

0

1

1

0

0

0

1

0

1

1

0

0

0

0

0

1

1

0

0

1

0

1

1

0

1

1

0

1

0

1

1

0

0

1

1

1

1

1

1

0

0

1

0

1

1

0

1

0

0

0

1

1

0

0

1

1

0

1

1

0

1

0

1

1

0

1

1

0

1

1

0

1

1

0

1

1

0

0

0

1

1

1

1

1

0

1

1

0

1

1

1

1

1

1

0

0

0

0

0

1

1

1

0

0

0

1

1

1

1

1

1

1

0

1

1

1

0

0

1

1

1

1

0

0

1

1

0

1

1

1

0

1

0

0

0

0

0

0

0

0

消隐

0

1

1

1

0

1

1

0

0

0

0

0

0

0

消隐

0

1

1

1

1

0

0

0

0

0

0

0

0

0

消隐

0

1

1

1

1

0

1

0

0

0

0

0

0

0

消隐

0

1

1

1

1

1

0

0

0

0

0

0

0

0

消隐

0

1

1

1

1

1

1

0

0

0

0

0

0

0

消隐

1

1

1

×

×

×

×

锁存

锁存

四、实验小结：

实验三、计数、译码与显示电路的调整和测试

一、实验目的：

掌握集成计数器、译码器和显示电路的使用方法

二、实验器材：

电子实验台、双踪示波器、74LS290×1、CC74HC4511×1、连接线若干；

三、实验内容：

（1）电路设计：

图4-1计数、译码与显示电路图

（2）实验数据：

计数、译码、显示功能测试表如表4-1所示：

表4-1

输入脉冲个数

计数器输出状态

数码显示

清零

D

C

B

A

8

0

0

0

0

0

0

1

0

0

0

1

1

2

0

0

1

0

2

3

0

0

1

1

3

4

0

1

0

0

4

5

0

1

0

1

5

6

0

1

1

0

6

7

0

1

1

1

7

8

1

0

0

0

8

9

1

0

0

1

9

计数器波形描绘如图4-2所示：

图4-2计数器输出波形时序图

四、实验小结：

通过本次实验，本人掌握了如何根据选定的集成计数器设计逻辑电路，并将其实现为电路；

通过本次实验过程本人还学习了电路发生故障时，如何根据其逻辑关系对电路进行检查；

通过本次实验使我个人对以前所学的时序逻辑电路有了更为深刻的认………………

实验四、555定时器的应用

一、实验目的：

掌握由555定时器构成的方波产生与整形电路的工作原理、调整和测试。

二、实验设备：

555定时器芯片一块、电子实验台、20M双踪示波器、连接线若干；

三、实验内容：

1、实验原理

集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中规模集成电路，应用十分广泛。

它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。

其电路类型有双极型和CMOS型两大类，二者的结构与工作原理类似。

几乎所有的双极型产品型号最后的三位数码都是555或556；所有的CMOS产品型号最后四位数码都是7555或7556，二者的逻辑功能和引脚排列完全相同，易于互换。

555和7555是单定时器。

556和7556是双定时器。

双极型的电源电压VCC＝+5V～+15V，输出的最大电流可达200mA，CMOS型的电源电压为+3～+18V。

（1）555电路的工作原理

555电路的内部电路方框图如图5－1所示。

它含有两个电压比较器，一个基本RS触发器，一个放电开关管T，比较器的参考电压由三只5KΩ的电阻器构成的分压器提供。

它们分别使高电平比较器A1的同相输入端和低电平比较器A2的反相输入端的参考电平为和。

A1与A2的输出端控制RS触发器状态和放电管开关状态。

当输入信号自6脚，即高电平触发输入并超过参考电平时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电开关管截止。

是复位端（4脚），当＝0，555输出低电平。

平时端开路或接VCC。

（a）（b）

图5-1555定时器内部框图及引脚排列

VC是控制电压端（5脚），平时输出作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01μf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。

T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电通路。

555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。

这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。

2、多谐振荡器：

（1）电路设计：

图5-2555构成的多谐振荡器电路图

（2）波形图如图5-3所示：

图5-3输出波形图

（3）实验数据（表5-1）：

表5-1

测试项目

C=0.1uF

C=1uF

Rp最大

Rp最小

Rp最大

Rp最小

实测频率：

3、单稳太触发器调整与测试：

（1）电路设计：

图5-4555构成单稳触发器电路图

（2）波形图如图5-5所示：

图5-5单稳触发器输出波形图

（3）实验数据；

测试项目

Rp最大

Rp最小

脉冲宽度（维持时间）

四、实验小结：

实验五、ADC0809和DAC0832的认识和应用

一、实验目的：

　　1、了解D/A和A/D转换器的基本工作原理和基本结构

　　2、掌握大规模集成D/A和A/D转换器的功能及其典型应用

二、实验器材：

电子实验台、ADC0809×1、DAC0832×1、连接线若干

三、实验内容：

（一）实验设计：

1、D/A转换器DAC0832

DAC0832是采用CMOS工艺制成的单片电流输出型8位数/模转换器，逻辑框图及引脚排列如图6-1所示。

图6-1DAC0832单片D/A转换器逻辑框图和引脚排列

器件的核心部分采用倒T型电阻网络的8位D/A转换器，如下图所示。

它是由倒T型R－2R电阻网络、模拟开关、运算放大器和参考电压VREF四部分组成。

图6-2

运放的输出电压为

…）

由上式可见，输出电压VO与输入的数字量成正比，这就实现了从数字量到模拟量的转换。

一个8位的D/A转换器，它有8个输入端，每个输入端是8位二进制数的一位，有一个模拟输出端，输入可有28＝256个不同的二进制组态，输出为256个电压之一，即输出电压不是整个电压范围内任意值，而只能是256个可能值。

DAC0832的引脚功能说明如表6-1所示：

表6-1

DAC0832的引脚功能说明

管脚定义

说明

备注

D0－D7

数字信号输入端

ILE

输入寄存器允许，高电平有效

片选信号，低电平有效

写信号1，低电平有效

传送控制信号，低电平有效

写信号2，低电平有效

IOUT1，IOUT2

DAC电流输出端

RfB

反馈电阻，是集成在片内的外接运放的反馈电阻

VREF

基准电压（－10～+10）V

VCC

电源电压（＋5～＋15）V

AGND

模拟地

＞可接在一起使用

NGND

数字地

DAC0832输出的是电流，要转换为电压，还必须经过一个外接的运算放大器，实验线路如图6-3所示。

图6-3D/A转换电路图

2、A/D转换器ADC0809

ADC0809是采用CMOS工艺制成的单片8位8通道逐次渐近型模/数转换器，其逻辑框图及引脚排列如图6－4所示。

器件的核心部分是8位A/D转换器，它由比较器、逐次渐近寄存器、D/A转换器及控制和定时5部分组成。

图6-4ADC0809单片A/D转换器逻辑框图和引脚排列

ADC0809的引脚功能说明如下：

INo－IN7：

8路模拟信号输入端

　　A2、A1、A0：

地址输入端

　　ALE：

地址锁存允许输入信号，在此脚施加正脉冲，上升沿有效，此时锁存地址码，从而选通相应的模拟信号通道，以便进行A/D转换。

　START：

启动信号输入端，应在此脚施加正脉冲，当上升沿到达时，内部逐次逼近寄存器复位，在下降沿到达后，开始A/D转换过程。

EOC：

转换结束输出信号（转换结束标志），高电平有效。

OE：

输入允许信号，高电平有效。

CLOCK（CP）：

时钟信号输入端，外接时钟频率一般为640KHz。

Vcc：

＋5V单电源供电

VREF（+）、VREF（-）：

基准电压的正极、负极。

一般VREF（+）接+5V电源，VREF（-）接地。

　　D7－Do：

数字信号输出端

1）模拟量输入通道选择

8路模拟开关由A2、A1、A0三地址输入端选通8路模拟信号中的任何一路进行A/D转换，地址译码与模拟输入通道的选通关系如表15－1所示。

表15－1

被选模拟通道道道

IN0

IN1

IN2

IN3

IN4

IN5

IN6

IN7

地

址

A2

0

0

0

0

1

1

1

1

A1

0

0

1

1

0

0

1

1

A0

0

1

0

1

0

1

0

1

2）D/A转换过程

在启动端（START）加启动脉冲（正脉冲），D/A转换即开始。

如将启动端（START）与转换结束端（EOC）直接相连，转换将是连续的，在用这种转换方式时，开始应在外部加启动脉冲。

（二）实验步骤

1、D/A转换器—DAC0832

（1）按图15－3接线，电路接成直通方式，即、、、接地；ALE、VCC、VREF接+5V电源；运放电源接±15V；D0～D7接逻辑开关的输出插口，输出端vO接直流数字电压表。

（2）调零，令D0～D7全置零，调节运放的电位器使μA741输出为零。

（3）按表15－2所列的输入数字信号，用数字电压表测量运放的输出电压V0，并将测量结果填入表中，并与理论值进行比较。

表15－2

输入数字量

输出模拟量V0（V）

D7

D6

D5

D4

D3

D2

D1

D0

VCC＝+5V

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

2、A/D转换器—ADC0809

按图15－5接线

图15－5ADC0809实验线路

（1）八路输入模拟信号1V～4.5V，由+5V电源经电阻R分压组成；变换

结果D0～D7接逻辑电平显示器输入插口，CP时钟脉冲由计数脉冲源提供,取f＝100KHz；A0～A2地址端接逻辑电平输出插口。

（2）接通电源后，在启动端（START）加一正单次脉冲，下降沿一到即开始

A/D转换。

（3）按表15－3的要求观察，记录IN0～IN7八路模拟信号的转换结果，并将

转换结果换算成十进制数表示的电压值，并与数字电压表实测的各路输入电压值进行比较，分析误差原因。

表15－3

被选模拟通道

输入模拟量

地址

输出数字量

IN

vi（V）

A2

A1

A0

D7

D6

D5

D4

D3

D2

D1

D0

十进制

IN0

4.5

0

0

0

IN1

4.0

0

0

1

IN2

3.5

0

1

0

IN3

3.0

0

1

1

IN4

2.5

1

0

0

IN5

2.0

1

0

1

IN6

1.5

1

1

0

IN7

1.0

1

1

1