电子类面试题.docx
- 文档编号:23439234
- 上传时间:2023-05-17
- 格式:DOCX
- 页数:42
- 大小:47.55KB
电子类面试题.docx
《电子类面试题.docx》由会员分享,可在线阅读,更多相关《电子类面试题.docx(42页珍藏版)》请在冰豆网上搜索。
电子类面试题
(续)
模拟电路
1、基尔霍夫定理的内容是什么?
中国电子开发网md#U*fT}3[*~}
基尔霍夫定律包括电流定律和电压定律中国电子开发网,Y,h7u,}(cBX+R
电流定律:
在集总电路中,任何时刻,对任一节点,所有流出节点的支路电流的代数和恒等于零。
中国电子开发网^fme+g)c%Fhg
电压定律:
在集总电路中,任何时刻,沿任一回路,所有支路电压的代数和恒等于零。
S3}*g2Uh}8Bf8K02、描述反馈电路的概念,列举他们的应用。
中国电子开发网p!
X0U2t`2Pk
反馈,就是在电子系统中,把输出回路中的电量输入到输入回路中去。
CTDp],#h0反馈的类型有:
电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
中国电子开发网G1LWA8LilM4w
负反馈的优点:
降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用。
H8C^!
y1Bf0电压负反馈的特点:
电路的输出电压趋向于维持恒定。
中国电子开发网UkwUVx$@E
电流负反馈的特点:
电路的输出电流趋向于维持恒定。
)pq/k&xyoZ0@03、有源滤波器和无源滤波器的区别中国电子开发网V,eB6k/s-zq3|
无源滤波器:
这种电路主要有无源元件R、L和C组成
{:
o'~hUVM0有源滤波器:
集成运放和R、C组成,具有不用电感、体积小、重量轻等优点。
中国电子开发网ZQ4SEx3T8}F
集成运放的开环电压增益和输入阻抗均很高,输出电阻小,构成有源滤波电路后还具有一定的电压放大和缓冲作用。
但集成运放带宽有限,所以目前的有源滤波电路的工作频率难以做得很高。
中国电子开发网.FY/o+NMbUa;]PE
数字电路
.PS(adTG01、同步电路和异步电路的区别是什么?
中国电子开发网#cBp3T3Dn%R
同步电路:
存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
中国电子开发网4v!
fc&FO{-]$g+^S*O
异步电路:
电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。
8KF!
`0ho02、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
中国电子开发网)Z,B|"qu4gH{7w
将两个门电路的输出端并联以实现与逻辑的功能成为线与。
中国电子开发网toV4m"[XM+K
在硬件上,要用OC门来实现,同时在输出端口加一个上拉电阻。
中国电子开发网PT(|z4I~p|*N
由于不用OC门可能使灌电流过大,而烧坏逻辑门。
中国电子开发网q7V1T1m*vx7z0{^H
3、解释setup和holdtimeviolation,画图说明,并说明解决办法。
(威盛上海笔试试题)中国电子开发网+Mum-qV,~
Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。
输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。
gMb[0f|iroC/A0保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。
如果holdtime不够,数据同样不能被打入触发器。
&Oa2k4Y(jJ*c7k0建立时间(SetupTime)和保持时间(Holdtime)。
建立时间是指在时钟边沿前,数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。
"E1Zk^+}6lb;kX04、什么是竞争与冒险现象?
怎样判断?
如何消除?
(汉王笔试)中国电子开发网(SI!
t7z
在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。
中国电子开发网1A7j8o}i'U"/u
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
8rf9vHgTI0解决方法:
一是添加布尔式的消去项,二是在芯片外部加电容。
+i8QYVL(Kghi05、名词:
SRAM、SSRAM、SDRAM
G7Nd5A4xqe*w6N0SRAM:
静态RAM中国电子开发网UUw)a/L+H"
DRAM:
动态RAM
6X,NqI)kZM7_Uc7o-q0SSRAM:
SynchronousStaticRandomAccessMemory同步静态随机访问存储器。
它的一种类型的SRAM。
SSRAM的所有访问都在时钟的上升/下降沿启动。
地址、数据输入和其它控制信号均于时钟信号相关。
这一点与异步SRAM不同,异步SRAM的访问独立于时钟,数据输入和输出都由地址的变化控制。
中国电子开发网M;W"Gpw3kv+a
SDRAM:
SynchronousDRAM同步动态随机存储器中国电子开发网9`im3eQ5s;_
6、FPGA和ASIC的概念,他们的区别。
(未知)
t]K:
hM0答案:
FPGA是可编程ASIC。
;u6y}ljj0ASIC:
专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(ApplicationSpecificIC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
/|x-wt(Oyb&N07、什么叫做OTP片、掩膜片,两者的区别何在?
nf:
}4N3_0OTPmeansonetimeprogram,一次性编程
cBD^6ML6`0MTPmeansmultitimeprogram,多次性编程
9^1Yz#Pvj0OTP(OneTimeProgram)是MCU的一种存储器类型中国电子开发网.|8QFFl$vO*]o
MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。
中国电子开发网R1P5A%aJ2nI
MASKROM的MCU价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合;中国电子开发网+BqME0o"I3N1b;p1p
FALSHROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;中国电子开发网3v&U#k-O#\x]
OTPROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。
M;n7W|L0f+IpD)T08、单片机上电后没有运转,首先要检查什么?
;C4ky|wpW#L+fX0首先应该确认电源电压是否正常。
用电压表测量接地引脚跟电源引脚之间的电压,看是否是电源电压,例如常用的5V。
.PN@xh4k0接下来就是检查复位引脚电压是否正常。
分别测量按下复位按钮和放开复位按钮的电压值,看是否正确。
-vv;o!
r0G!
[}0然后再检查晶振是否起振了,一般用示波器来看晶振引脚的波形,注意应该使用示波器探头的“X10”档。
另一个办法是测量复位状态下的IO口电平,按住复位键不放,然后测量IO口(没接外部上拉的P0口除外)的电压,看是否是高电平,如果不是高电平,则多半是因为晶振没有起振。
*B9hE|zE#f0另外还要注意的地方是,如果使用片内ROM的话(大部分情况下如此,现在已经很少有用外部扩ROM的了),一定要将EA引脚拉高,否则会出现程序乱跑的情况。
有时用仿真器可以,而烧入片子不行,往往是因为EA引脚没拉高的缘故(当然,晶振没起振也是原因只一)。
经过上面几点的检查,一般即可排除故障了。
如果系统不稳定的话,有时是因为电源滤波不好导致的。
在单片机的电源引脚跟地引脚之间接上一个的电容会有所改善。
如果电源没有滤波电容的话,则需要再接一个更大滤波电容,例如220uF的。
遇到系统不稳定时,就可以并上电容试试(越靠近芯片越好)。
模拟电路
1、基尔霍夫定理的内容是什么?
(仕兰微电子)
2、平板电容公式(C=εS/4πkd)。
(未知)
3、最基本的如三极管曲线特性。
(未知)
4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)
5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)
6、放大电路的频率补偿的目的是什么,有哪些方法?
(仕兰微电子)
7、频率响应,如:
怎么才算是稳定的,如何改变频响曲线的几个方法。
(未知)
8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)
9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。
(未知)
10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
(未知)
11、画差放的两个输入管。
(凹凸)
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
(仕兰微电子)
13、用运算放大器组成一个10倍的放大器。
(未知)
14、给出一个简单电路,让你分析输出电压的特性(就是个积分电路),并求输出端某点的rise/fall时间。
(Infineon笔试试题)
15、电阻R和电容C串联,输入电压为R和C之间的电压,输出电压分别为C上电压和R上电压,要求制这两种电路输入电压的频谱,判断这两种电路何为高通滤波器,何为低通滤波器。
当RC< (未知) 16、有源滤波器和无源滤波器的原理及区别(新太硬件) 17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表示方式。 (未知) 18、选择电阻时要考虑什么? (东信笔试题) 19、在CMOS电路中,要有一个单管作为开关管精确传递模拟低电平,这个单管你会用P管还是N管,为什么? (仕兰微电子) 20、给出多个mos管组成的电路求5个点的电压。 (Infineon笔试试题) 21、电压源、电流源是集成电路中经常用到的模块,请画出你知道的线路结构,简单描述其优缺点。 (仕兰微电子) 22、画电流偏置的产生电路,并解释。 (凹凸) 23、史密斯特电路,求回差电压。 (华为面试题) 24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....)(华为面试题) 25、LC正弦波振荡器有哪几种三点式振荡电路,分别画出其原理图。 (仕兰微电子) 26、VCO是什么,什么参数(压控振荡器)(华为面试题) 27、锁相环有哪几部分组成? (仕兰微电子) 28、锁相环电路组成,振荡器(比如用D触发器如何搭)。 (未知) 29、求锁相环的输出频率,给了一个锁相环的结构图。 (未知) 30、如果公司做高频电子的,可能还要RF知识,调频,鉴频鉴相之类,不一一列举。 (未知) 31、一电源和一段传输线相连(长度为L,传输时间为T),画出终端处波形,考虑传输线无损耗。 给出电源电压波形图,要求绘制终端波形图。 (未知) 32、微波电路的匹配电阻。 (未知) 33、DAC和ADC的实现各有哪些方法? (仕兰微电子) 34、A/D电路组成、工作原理。 (未知) 35、实际工作所需要的一些技术知识(面试容易问到)。 如电路的低功耗,稳定,高速如何做到,调运放,布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问,肯定会问得很细(所以别把什么都写上,精通之类的词也别用太多了),这个东西各个人就不一样了,不好说什么了。 (未知) _______________________________________________________________________ 数字电路 1、同步电路和异步电路的区别是什么? (仕兰微电子) 2、什么是同步逻辑和异步逻辑? (汉王笔试) 同步逻辑是时钟之间有固定的因果关系。 异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? (汉王笔试) 线与逻辑是两个输出信号相连可以实现与的功能。 在硬件上,要用oc门来实现,由于不用oc门可能使灌电流过大,而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。 4、什么是Setup和Holdup时间? (汉王笔试) 5、setup和holdup时间,区别.(南山之桥) 6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。 (未知) 7、解释setup和holdtimeviolation,画图说明,并说明解决办法。 (威盛VIA 上海笔试试题) Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。 建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。 输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。 如果holdtime不够,数据同样不能被打入触发器建立时间(SetupTime)和保持时间(Holdtime)。 建立时间是指在时钟边沿前,数据信号需要保持不变的时间。 保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。 如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况。 如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。 8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除。 (仕兰微电子) 9、什么是竞争与冒险现象? 怎样判断? 如何消除? (汉王笔试) 在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。 产生毛刺叫冒险。 如果布尔式中有相反的信号则可能产生竞争和冒险现象。 解决方法: 一是添加布尔式的消去项,二是在芯片外部加电容。 10、你知道那些常用逻辑电平? TTL与COMS电平可以直接互连吗? (汉王笔试) 常用逻辑电平: 12V,5V,;TTL和CMOS不可以直接互连,由于TTL是在之间,而CMOS则是有在12V的有在5V的。 CMOS输出接到TTL是可以直接互连。 TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。 11、如何解决亚稳态。 (飞利浦-大唐笔试) 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。 当一个触发器进入亚 稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平 上。 在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无 用的输出电平可以沿信号通道上的各个触发器级联式传播下去。 12、IC设计中同步复位与异步复位的区别。 (南山之桥) 13、MOORE与MEELEY状态机的特征。 (南山之桥) 14、多时域设计中,如何处理信号跨时域。 (南山之桥)15、给了reg的setup,hold时间,求中间组合逻辑的delay范围。 (飞利浦-大唐笔试) Delay 16、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min。 组合逻辑电路最大延 迟为T2max,最小为T2min。 问,触发器D2的建立时间T3和保持时间应满足什么条件。 (华 为) 17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决 定最大时钟的因素,同时给出表达式。 (威盛VIA上海笔试试题) 18、说说静态、动态时序模拟的优缺点。 (威盛VIA上海笔试试题) 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。 (威盛VIA 上海笔试试题) 20、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入, 使得输出依赖于关键路径。 (未知) 21、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种(区别,优 点),全加器等等。 (未知) 22、卡诺图写出逻辑表达使。 (威盛VIA上海笔试试题) 23、化简F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和。 (威盛) 24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP- wellitstransfercurve(Vout-Vin)Andalsoexplainthe operationregionofPMOSandNMOSforeachsegmentofthetransfercurve(威 盛笔试题circuitdesign-beijing-03.11.09) 25、TodesignaCMOSinvertorwithbalanceriseandfalltime,pleasedefine therationofchannelwidthofPMOSandNMOSandexplain 26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大? (仕兰微电子) 27、用mos管搭出一个二输入与非门。 (扬智电子笔试) 28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateand explainwhichinputhasfasterresponseforoutputrisingedge.(lessdelay time)。 (威盛笔试题circuit) 29、画出NOT,NAND,NOR的符号,真值表,还有transistorlevel的电路。 (Infineon笔 试) 30、画出CMOS的图,画出tow-to-onemuxgate。 (威盛VIA上海笔试试题) 31、用一个二选一mux和一个inv实现异或。 (飞利浦-大唐笔试) 32、画出Y=A*B+C的cmos电路图。 (科广试题) 33、用逻辑们和cmos电路实现ab+cd。 (飞利浦-大唐笔试) 34、画出CMOS电路的晶体管级电路图,实现Y=A*B+C(D+E)。 (仕兰微电子) 35、利用4选1实现F(x,y,z)=xz+yz’。 (未知) 36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现(实际上就是化 简)。 37、给出一个简单的由多个NOT,NAND,NOR组成的原理图,根据输入波形画出各点波形。 (Infineon笔试) 38、为了实现逻辑(AXORB)OR(CANDD),请选用以下逻辑中的一种,并说明为什 么? 1)INV2)AND3)OR4)NAND5)NOR6)XOR答案: NAND(未知) 39、用与非门等设计全加法器。 (华为) 40、给出两个门电路让你分析异同。 (华为) 41、用简单电路实现,当A为输入时,输出B波形为…(仕兰微电子) 42、A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0 多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制。 (未知) 43、用波形表示D触发器的功能。 (扬智电子笔试) 44、用传输门和倒向器搭一个边沿触发器。 (扬智电子笔试) 45、用逻辑们画出D触发器。 (威盛VIA上海笔试试题) 46、画出DFF的结构图,用verilog实现之。 (威盛) 47、画出一种CMOS的D锁存器的电路图和版图。 (未知) 48、D触发器和D锁存器的区别。 (新太硬件面试) 49、简述latch和filp-flop的异同。 (未知) 50、LATCH和DFF的概念和区别。 (未知) 51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。 (南山之桥) 52、用D触发器做个二分颦的电路.又问什么是状态图。 (华为) 53、请画出用D触发器实现2倍分频的逻辑电路? (汉王笔试) 54、怎样用D触发器、与或非门组成二分频电路? (东信笔试) 55、Howmanyflip-flopcircuitsareneededtodivideby16(Intel)16分频? 56、用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出 carryout和next-stage.(未知) 57、用D触发器做个4进制的计数。 (华为) 58、实现N位JohnsonCounter,N=5。 (南山之桥) 59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢? (仕兰 微电子) 60、数字电路设计当然必问Verilog/VHDL,如设计计数器。 (未知) 61、BLOCKINGNONBLOCKING赋值的区别。 (南山之桥) 62、写异步D触发器的verilogmodule。 (扬智电子笔试) moduledff8(clk,reset,d,q); inputclk; inputreset; input[7: 0]d; output[7: 0]q; reg[7: 0]q; always@(posedgeclkorposedgereset) if(reset) q<=0; else q<=d; endmodule 63、用D触发器实现2倍分频的Verilog描述? (汉王笔试) moduledivide2(clk,clk_o,reset); inputclk,reset; outputclk_o; wirein; regout; always@(posedgeclkorposedgereset) if(reset) out<=0; else out<=in; assignin=~out; assignclk_o=out; endmodule 64、可编程逻辑器件在现代电子设计中越来越重要,请问: a)你所知道的可编程逻辑器 件有哪些? b)试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。 (汉王笔试) PAL,PLD,CPLD,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 子类 试题