EDA 参考试题.docx
- 文档编号:23398443
- 上传时间:2023-05-16
- 格式:DOCX
- 页数:22
- 大小:37.02KB
EDA 参考试题.docx
《EDA 参考试题.docx》由会员分享,可在线阅读,更多相关《EDA 参考试题.docx(22页珍藏版)》请在冰豆网上搜索。
EDA参考试题
1.描述项目具有的逻辑功能的是( B)。
A.实体 B.结构体 C.配置 D.进程
2.不符合1987VHDL标准的标识符是( D)。
A.a2b2 B.a1b1 C.ad12 D.%50
3.Protel99SE中,在放置元器件封装过程中,按( C)键使元器件封装从顶层移到底层。
A.X B.Y C.L D.空格键
4.VHDL运算符优先级的说法正确的是( A)。
A.NOT的优先级最高 B.AND和NOT属于同一个优先级
C.NOT的优先级最低 D.前面的说法都是错误的
5.转换函数TO_BITVECTOR(A)的功能是( C)。
A.将TIME转换为BIT_VECTOR B.将REAL转换为BIT_VECTOR
C.将STDLOGIC_VECTOR转换为BIT_VECTOR D.前面的说法都错误
6.VHDL文本编辑中编译时出现这样的报错信息,“Error:
VHDLsyntaxerror:
choicevaluelengthmustmatchselectorexpression_rvaluelength”,其错误原因是( A)。
A.表达式宽度不匹配。
B.错将设计文件存入了根目录,并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序中缺少关键词。
7.Protel99SE中,初始状态的设置有三种途径:
“.IC”设置,“.NS”设置和定义元器件属性。
在电路仿真中,如有这三种共存时,在分析中优先考虑的是( C)。
A.“.IC”设置 B.“.NS”设置 C.定义元器件属性D.不清楚
8.下面对利用原理图输入设计方法进行数字电路系统设计的描述中,那一种说法是不正确的( B)。
A.原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;
B.原理图输入设计方法一般是一种自底向上的设计方法;
C.原理图输入设计方法无法对电路进行功能描述;
D.原理图输入设计方法也可进行层次化设计。
9.Protel99SE提供的是( B)仿真器。
A.模拟信号 B.混合信号C.数字信号D.直流信号
10.VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库( D)。
A.IEEE库 B.VITAL库C.STD库 D.WORK工作库
11.Protel99SE原理图设计时,按下( B)可使元气件旋转90°。
A.回车键 B.空格键 C.X键 D.Y键
12.下列关于CASE语句的说法不正确的是( B)。
A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。
B.CASE语句中必须要有WHENOTHERS=>NULL;语句。
C.CASE语句中的选择值只能出现一次,且不允许有相同的选择值的条件语句出现。
D.CASE语句执行必须选中,且只能选中所列条件语句中的一条。
13.综合是EDA设计流程的关键步骤,在下面对综合的描述中,( D)是错误的。
A.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;
B.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束;
C.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的。
D.综合是纯软件的转换过程,与器件硬件结构无关;
14.关于VHDL中的数字,请找出以下数字中最大的一个( A)。
A.2#1111_1110#B.8#276#C.0#170#D.6#E#E1
15.执行QuartusII的( )命令,可以为设计电路建立一个元件符号。
A.createdefaultsymbol B.simulator
C.compiler D.timinganalyzer
16.不完整的IF语句,其综合结果可实现( A)
A.组合逻辑电路B.时序逻辑电路C.双向电路D.三态控制电路
17.可编程逻辑器件PLD属于( )电路。
A.非用户定制B.全用户定制C.半用户定制D.自动生成
18.Protel99SE原理图文件的格式为( C )。
A.*.Schlib B.*.SchDoc C.*.Sch D.*.Sdf
19.执行下列语句后Q的值等于( B)。
……
SIGNALE:
STD_LOGIC_VECTOR(2TO5);
SIGNALQ:
STD_LOGIC_VECTOR(9DOWNTO2);
……
E<=(2=>’0’,4=>’0’,OTHERS=>’1’);
Q<=(2=>E
(2),4=>E(3),5=>’1’,7=>E(5),OTHERS=>E(4));
……
A.“11011011”B.“00110100” C.“11011001” D.“00101100”
20.Protel99SE中,PCB的布线是指( )。
A.元器件焊盘之间的连线 B.元器件的排列
C.元器件排列与连线走向 D.除元器件以外的实体连接
1.一般把EDA技术的发展分为(B )个阶段。
A.2 B.3 C. 4 D.5
2.不符合1987VHDL标准的标识符是( )。
A.a2b2 B.a1b1 C.ad12 D.%50
3.Protel99SE中,在放置元器件封装过程中,按( )键使元器件封装从顶层移到底层。
A.X B.Y C.L D.空格键
4.VHDL运算符优先级的说法正确的是( )。
A.NOT的优先级最高 B.AND和NOT属于同一个优先级
C.NOT的优先级最低 D.前面的说法都是错误的
5.转换函数TO_BITVECTOR(A)的功能是( )。
A.将TIME转换为BIT_VECTOR B.将REAL转换为BIT_VECTOR
C.将STDLOGIC_VECTOR转换为BIT_VECTOR D.前面的说法都错误
6.VHDL文本编辑中编译时出现这样的报错信息,“Error:
VHDLsyntaxerror:
choicevaluelengthmustmatchselectorexpression_rvaluelength”,其错误原因是( )。
A.表达式宽度不匹配。
B.错将设计文件存入了根目录,并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序中缺少关键词。
7.Protel99SE中,初始状态的设置有三种途径:
“.IC”设置,“.NS”设置和定义元器件属性。
在电路仿真中,如有这三种共存时,在分析中优先考虑的是( )。
A.“.IC”设置 B.“.NS”设置 C.定义元器件属性D.不清楚
8.下面对利用原理图输入设计方法进行数字电路系统设计的描述中,那一种说法是不正确的( )。
A.原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;
B.原理图输入设计方法一般是一种自底向上的设计方法;
C.原理图输入设计方法无法对电路进行功能描述;
D.原理图输入设计方法也可进行层次化设计。
9.Protel99SE提供的是( )仿真器。
A.模拟信号 B.混合信号C.数字信号D.直流信号
10.VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库( )。
A.IEEE库 B.VITAL库C.STD库 D.WORK工作库
11.Protel99SE原理图设计时,按下( )可使元气件旋转90°。
A.回车键 B.空格键 C.X键 D.Y键
12.下列关于CASE语句的说法不正确的是( )。
A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。
B.CASE语句中必须要有WHENOTHERS=>NULL;语句。
C.CASE语句中的选择值只能出现一次,且不允许有相同的选择值的条件语句出现。
D.CASE语句执行必须选中,且只能选中所列条件语句中的一条。
13.综合是EDA设计流程的关键步骤,在下面对综合的描述中,( )是错误的。
A.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;
B.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束;
C.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的。
D.综合是纯软件的转换过程,与器件硬件结构无关;
14.关于VHDL中的数字,请找出以下数字中最大的一个( )。
A.2#1111_1110#B.8#276#C.0#170#D.6#E#E1
15.执行QuartusII的( )命令,可以为设计电路建立一个元件符号。
A.createdefaultsymbol B.simulator
C.compiler D.timinganalyzer
16.不完整的IF语句,其综合结果可实现( )
A.组合逻辑电路B.时序逻辑电路C.双向电路D.三态控制电路
17.可编程逻辑器件PLD属于( )电路。
A.非用户定制B.全用户定制C.半用户定制D.自动生成
18.Protel99SE原理图文件的格式为( )。
A.*.Schlib B.*.SchDoc C.*.Sch D.*.Sdf
19.执行下列语句后Q的值等于( )。
……
SIGNALE:
STD_LOGIC_VECTOR(2TO5);
SIGNALQ:
STD_LOGIC_VECTOR(9DOWNTO2);
……
E<=(2=>’0’,4=>’0’,OTHERS=>’1’);
Q<=(2=>E
(2),4=>E(3),5=>’1’,7=>E(5),OTHERS=>E(4));
……
A.“11011011”B.“00110100” C.“11011001” D.“00101100”
20.Protel99SE中,PCB的布线是指( )。
A.元器件焊盘之间的连线 B.元器件的排列
C.元器件排列与连线走向 D.除元器件以外的实体连接
EDA试卷1
填空题
1.2000年推出的Pentium4微处理器芯片的集成度达( 4200 )万只晶体管。
2.一般把EDA技术的发展分为( CAD)、( CAE )和( EDA )三个阶段。
3.在EDA发展的(CAD )阶段,人们只能借助计算机对电路进行模拟、预测,以及辅助进行集成电路版图编辑、印刷电路板(PCB)布局布线等工作。
4.在EDA发展的( CAE )阶段,人们可以将计算机作为单点设计工具,并建立各种设计单元库,开始用计算机将很多单点工具集成在一起使用。
5.EDA设计流程包括( 设计准备 )、( 设计输入)、( 设计处理)和( 器件编程 )四个步骤。
6.EDA的设计验证包括( 功能仿真 )、( 时序仿真 )和(器件测试 )三个过程。
7.EDA的设计输入主要包括( 文本输入方式)、(图形输入方式 )和( 波形输入方式)。
8.文本输入是指采用( 硬件描述语言 )进行电路设计的方式。
9.功能仿真是在设计输入完成之后,选择具体器件进行编译之前进行的逻辑功能验证。
前仿真
10.时序方针是在选择了具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为(后仿真)或( 延时仿真 )。
11.当前最流行的并成为IEEE标准的硬件描述语言包括( VHDL)和(Verilog HDL)。
12.采用PLD进行的数字系统设计,是基于芯片的设计或称之为(自底向上 )的设计。
13.硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念,产生了目前最常用的并称之为( 自顶向下)的设计法。
14.EDA工具大致可以分为(设计输入编译器 )、(仿真器 )、(HDL综合器 )、( 适配器 )以及( 下载器 )等5个模块。
15.将硬件描述语言转化为硬件电路的重要工具软件称为( HDL综合器 )。
单项选择题
1.将设计的系统或电路按照EDA开发软件要求的某种形式表示出来,并送入计算机的过程称为( 1 )。
①设计输入 ②设计输出 ③仿真 ④综合
2.一般把EDA技术的发展分为( 2 )个阶段。
①2 ②3 ③ 4 ④5
3.AHDL属于( 1 )描述语言。
①普通硬件 ②行为 ③高级 ④低级
4.VHDL属于( 2)描述语言。
①普通硬件 ②行为 ③高级 ④低级
5.包括设计编译和检查、逻辑优化和综合、适配合分割、布局和布线、生成编成数据文件等操作的过程称为( 2)。
①设计输入 ②设计处理 ③功能仿真 ④时序仿真
6.在设计输入完成之后,应立即对设计文件进行( 2 )。
①编辑 ②编译 ③功能仿真 ④时序仿真
7.在设计处理过程中,可产生供器件编程使用的数据文件,对于CPLD来说是产生( 1 )文件。
①熔丝图 ②位流数据 ③图形 ④仿真
8.在设计处理过程中,可产生供器件编程使用的数据文件,对于FPGA来说是产生( 2 )文件。
①熔丝图 ②位流数据 ③图形 ④仿真
9.VHDL是在( 2 )年正式推出的。
① 1983 ② 1985 ③ 1987 ④ 1989
10.Verilog HDL是在( 1 )年正式推出的。
① 1983 ② 1985 ③ 1987 ④ 1989
11.在C语言的基础上演化而来的硬件描述语言是( 2)
① VHDL ② Verilog HDL ③ AHL ④CPUL
12.基于PLD芯片的设计称之为( 1 )的设计。
① 自底向上 ② 自顶向下 ③积木式 ④ 顶层
13.基于硬件描述语言HDL的数字系统设计目前最常用的设计法称为( 2 )设计法。
① 自底向上 ② 自顶向下 ③积木式 ④ 顶层
14.在EDA工具中,能将硬件描述语言转化为硬件电路的重要工具软件称为( 2)。
①仿真器 ② 综合器 ③ 适配器 ④ 下载器
15.在EDA工具中,能完成在目标系统器件上布局布线软件称为( 3 )。
① 仿真器 ② 综合器 ③ 适配器 ④ 下载器
试卷2
填空题:
1、一般将一个完整的VHDL程序称为 设计实体
2、VHDL设计实体的基本结构由(库)、(程序包)、(实体)、(结构体)和(配置)组成。
3、(实体)和(结构体)是设计实体的基本组成部分,它们可以构成最基本的VHDL程序。
4、根据VHDL语法规则,在VHDL程序中使用的文字、数据对象、数据类型都需要(事先声明)。
5、在VHDL中最常用的库是(IEEE)标准库,最常用的数据包是(STD_LOGIC_1164)数据包。
6、VHDL的实体由(实体声明)部分和(结构体)组成。
7、VHDL的实体声明部分指定了设计单元的(输入出端口)或(引脚),它是设计实体对外的一个通信界面,是外界可以看到的部分。
8、VHDL的结构体用来描述实体的(逻辑结构)和(逻辑功能),它由VHDL语句构成,是外界看不到的部分。
9、在VHDL的端口声明语句中,端口方向包括(输入)、(输出)、(双向)和(缓冲)。
10、VHDL的标识符名必须以(字母开头),后跟若干字母、数字或单个下划线构成,但最后不能为(下划线)
11、VHDL的数据对象包括(常量)、(变量)和(信号),它们是用来存放各种类型数据的容器。
12、为信号赋初值的符号是(:
=);程序中,为变量赋值的符号是(:
=),为信号赋值的符号是(<=)
13、VHDL的数据类型包括(标量类型)、(复合类型)、(存储类型)和(文件类型)。
14、在VHDL中,标准逻辑位数据有(九)种逻辑值。
15、VHDL的操作符包括(逻辑)、(算术)、(关系)和(并置)四类。
选择题:
1、IEEE于1987年公布了VHDL的(A)语法标准。
A、IEEESTD1076-1987; B、RS232;
C、IEEESTD_LOGIC_1164; D、IEEESTD1076-1993;
2、IEEE于1987年公布了VHDL的(D)语法标准。
A、IEEESTD1076-1987; B、RS232;
C、IEEESTD_LOGIC_1164; D、IEEESTD1076-1993;
3、VHDL的设计实体可以被高层次的系统(D),成为系统的一部分。
A、输入; B、输出; C、仿真; D、调用
4、VHDL常用的库是(A)标准库。
A、IEEE; B、STD; C、WORK; D、PACKAGE
5、VHDL的实体声明部分用来指定设计单元的(D)
A、输入端口;B、输出端口; C、引脚; D、以上均可
6、一个设计实体可以拥有一个或多个(B)
A、设计实体; B、结构体; C、输入; D、输出
7、在VHDL的端口声明语句中,用(A)声明端口为输入方向。
A、IN; B、OUT; C、INOUT; D、BUFFER
8、在VHDL的端口声明语句中,用(B)声明端口为输出方向。
A、IN; B、OUT; C、INOUT; D、BUFFER
9、在VHDL的端口声明语句中,用(C)声明端口为双向方向。
A、IN; B、OUT; C、INOUT; D、BUFFER
10、在VHDL的端口声明语句中,用(D)声明端口为具有读功能的输出方向。
A、IN; B、OUT; C、INOUT; D、BUFFER
11、在VHDL中用(D)来把特定的结构体关联一个确定的实体,为一个大型系统的设计提供管理和进行工程组织。
A、输入; B、输出; C、综合; D、配置
12、在VHDL中,45_234_278属于(A)文字。
A、整数; B、以数制基数表示的; C、实数; D、物理量
13、在VHDL中,88_670.551_278属于(C)文字。
A、整数; B、以数制基数表示的; C、实数; D、物理量
14、在VHDL中,16#FE#属于(B)文字。
A、整数; B、以数制基数表示的; C、实数; D、物理量
15、在VHDL中,100m属于(D)文字。
A、整数; B、以数制基数表示的; C、实数; D、物理量
16、在VHDL中,可以用(B)表示数据或地址总线的名称。
A、下标名; B、段名; C、总线名; D、字符串
17、在下列标识符中,(C)是VHDL合法的标识符。
A、4h_adde; B、h_adde_; C、h_adder; D、_h_adde
18、在下列标识符中,(A)是VHDL错误的标识符。
A、4h_adde; B、h_adde4; C、h_adder_4; D、h_adde
19、在VHDL中,(D)不能将信息带出对它定义的当前设计单元。
A、信号; B、常量; C、数据; D、变量
20、在VHDL中,(D)的数据传输是立即发生的,不存在任何延时的行为。
A、信号; B、常量; C、数据; D、变量
21、在VHDL中,(A)的数据传输是不是立即发生的,目标信号的赋值需要一定的延时时间。
A、信号; B、常量; C、数据; D、变量
22、在VHDL中,为目标变量赋值的符号是(C)。
A、=:
; B、= ; C、:
= ; D、<=
23、在VHDL中,为目标信号赋值的符号是(D)。
A、=:
; B、= ; C、:
= ; D、<=
24、在VHDL中,定义信号名时,可以用(C)符号为信号赋初值。
A、=:
; B、= ; C、:
= ; D、<=
25、在VHDL的IEEE标准库中,预定义的标准逻辑位STD_LOGIC的数据类型中的数据是用(B)表示的。
A、小写字母; B、大写字母; C、大或小写字母; D、全部是数字
试卷3
一、填空题
1、集成度是集成电路一项很重要的指标,可编程逻辑器件按集成密度小于或大于(500门),可分为(低密度可编程逻辑器件)和(高密度可编程逻辑器件)两大类。
2、高密度可编程逻辑器件HDPLD包括(EPLD)、(CPLD)、(FPGA)三种。
3、按结构分类,PLD分为(CPLD)和(FPGA)两大类。
其中(CPLD)基于EPROM、E2PROM和快闪存储器件,系统断电后编程信息(不丢失);(FPGA)采用SRAM结构,系统掉电后编程信息(丢失)。
4、可编程逻辑器件中至少包含(可编程逻辑宏单元)、(I/O单元)、(内部连线)三种结构。
5、ISP是指(在系统可编程技术)。
二、选择题
1、不属于PLD基本结构部分的是(C)。
A、与门阵列 B、或门阵列
C、与非门阵列 D、
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 参考试题 参考 试题