基于ARM与FPGA的高速数据采集技术研究图文.docx

基于ARM与FPGA的高速数据采集技术研究图文.docx

《基于ARM与FPGA的高速数据采集技术研究图文.docx》由会员分享，可在线阅读，更多相关《基于ARM与FPGA的高速数据采集技术研究图文.docx（63页珍藏版）》请在冰豆网上搜索。

基于ARM与FPGA的高速数据采集技术研究图文

北京交通大学

硕士学位论文

基于ARM与FPGA的高速数据采集技术研究

姓名：

王亚庭

申请学位级别：

硕士

专业：

计算机系统结构

指导教师：

高金山

20071201

中文摘要

摘要：

本文研究基于ＡＲＭ与ＦＰＧＡ的高速数据采集系统技术。

论文完成了

ＡＲＭ＋ＦＰＧＡ结构的共享存储器结构设计，实现了ＡＲＭＬｉｎｕｘ系统的软件设计，

包括触摸屏控制、ＬＣＤ显示、正弦插值算法设计以及各种显示算法设计等。

同时

进行了信号的高速采集和处理的实际测试，对实验测试数据进行了分析。

论文分别从软件和硬件两方面入手，阐述了基于ＡＲＭ处理器和ＦＰＧＡ芯片的

高速数据采集的硬件系统设计方法，以及基于ＡＲＭＬｉｎｕｘ操作系统的设备驱动程

序设计和应用程序设计。

硬件方面，在ＦＰＧＡ平台上，我们首先利用乒乓操作的方式将一路高速数据

信号转换成频率为原来频率１／４的４路低速数据信号，再将这四路数据分别存储到

４个ＦＩＦＯ中，然后再对这４个ＦＩＦＯ中的数据拼接并存储在ＦＰＧＡ片上的双端口

双时钟ＲＡＭ中，最后将ＦＰＧＡ的双端口双时钟ＲＡＭ挂载到ＡＲＭ系统的总线上，

实现了ＡＲＭ和ＦＰＧＡ共享存储器的系统结构，使ＡＲＭ处理器可以直接读取这个

双端口双时钟的ＲＡＭ中的数据，从而大大提高了数据采集与处理的效率。

在采样

频率控制电路设计方面，我们通过使ＦⅢＯ的数据存储时钟降低为标准状态下的１／ｎ

实现数据采集频率降为标准状态的１／ｎ，从而实现了由ＦＰＧＡ控制的可变频率的数

据采集系统。

软件方面，为了更有效地管理和拓展系统功能，我们移植了ＡＲＭＬｉｎｕｘ操作系

统，并在Ｓ３Ｃ２４１０平台上设计实现了基于Ｌｉｎｕｘ操作系统的触摸屏驱动程序设计、

ＬＣＤ驱动程序移植、自定义的ＦＰＧＡ模块驱动程序设计、ＬＣＤ显示程序设计、多线

程的应用程序设计。

应用程序能够控制ＦＰＧＡ数据采集系统工作。

在前端采样频率为１２５ＭＨｚ情况下，系统可以正常工作。

能够实现对频率在５姗ｚ

以下的信号波形的直接显示；对５ＭＨｚ至４０ＭＨｚ的信号，使用正弦插值算法进行处

理，显示效果良好。

同时这种硬件结构可扩展性强，可以在此基础上实现８路甚

至１６路缓冲的系统结构，可以使系统支持更高的采样频率。

关键词：

高速数据采集；嵌入式系统；Ｌｉｎｕｘ；ＡＲＭ；ＦＰＧＡ；Ｌｉｎｕｘ设备驱动程

序；共享存储器；分类号：

ＴＰ２７４．２；ＴＰ３１６．８１

ＡＢＳＴＲＡＣＴ

ＡＢＳＴＲＡＣＴ：

ＩｎｔｈｉｓｐａｐｅｒＷｅｈａｖｅｒｅｓｅａｒｃｈｅｄｏｎｄｅｓｉｇｎａｎｄｒｅａｌｉｚａｔｉｏｎｏｆｈｉ．ｇｈ

ｓｐｅ村ｄａｔａａｃｑｕｉｓｉｔｉｏｎｔｅｃｈｎｏｌｏｇｙ．ＷｅｄｅｓｉｇｎｅｄａｓｈａｒｅｄｍｅｍｏｒｙｓｔｒｕｃｔｕｒｅｂａｓｅｄＯｎ

ＡＲＭ＆ＦＰＧＡ．ＷｅａｃｃｏｍｐｌｉｓｈｅｄｔｈｅｓｙｓｔｅｍｓｏｆｔｗａｒｅｕｎｄｅｒＬｉｎｎｘｅｎｖｉｒｏｍｅｎｔ，

ｉｎｃｌｕｄｉｎｇｔｈｅｔｏｕｃｋ．ｓｃｒｅｅｎｃｏｎｔｒｏｌ，ＬＣＤｄｉｓｐｌａｙ，ｓｉｎｅｉｎｔｅｒｐｏｌａｔｉｏｎａｌｇｏｒｉｔｈｍｄｅｓｉｇｎａｎｄ

ｖａｒｉｏｕｓｏｆｄｉｓｐｌａｙａｌｇｏｒｉｔｈｍｄｅｓｉｇｎ．Ｗｅｈａｖｅｔｅｓｔｅｄｔｈｅｈｉｇｈ－ｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎａｎｄ

ｐｒｏｃｅｓｓｉｎｇｓｙｓｔｅｍ，ａｎｄａｎａｌｙｚｅｄｔｈｅｔｅｓｔｄａｔａ．

Ｗｅｄｅｓｃｒｉｂｅｏｕｒｓｙｓｔｅｍｉｎｔｗｏｗａｙｓ．Ｏｎｅｉｓｔｈｅｈａｒｄｗａｒｅｄｅｓｉｇｎ，ｔｈｅｏｔｈｅｒｉｓｔｈｅ

ｄｅｖｉｃｅｄｒｉｖｅｒｄｅｓｉｇｎａｎｄａｐｐｌｉｃａｔｉｏｎｐｒｏｇｒａｍｄｅｓｉｇｎｂａｓｅｄｏｎＡＲＭｌｉｎｕｘＯＳ．

Ｉｎｔｈｅｈａｒｄｗａｒｅｄｅｓｉｇｎ，ｏｎｔｈｅＦＰＧＡｃｈｉｐ，ｆｉｒｓｔｗｅｃｏｎｖｅｒｔｅｄｏｎｅｃｈａｎｎｅｌｏｆ

ｈｉｇｈ・ｓｐｅｅｄｄａｔａｉｎｔｏｆｏｕｒｃｈａｎｎｅｌｓｏｆｌｏｗ－ｓｐｅｅｄｄａｔａｗｈｉｃｈｆｒｅｑｕｅｎｃｙｉｓａｑｕａｒｔｅｒｏｆｔｈｅ

ｏｒｉｇｉｎａｌｆｒｅｑｕｅｎｃｙｗｉｔｈｔｈｅｐｉｎｇ－ｐｏｎｇｏｐｅｒａｔｉｏｒＬＳｅｃｏｎｄＷｅｓｔｏｒｅｄｅａｃｈｃｈａｎｎｅｌｏｆｄａｔａ

ＩｎａＦＩＦＯ．ＴｈｉｒｄｗｅｒｅｃｏｍｂｉｎｅｄｔｈｅｄａｔａｉｎｔｈｅＦＩＦＯｓａｎｄｓｔｏｒｅｄｔｈｅｍｉｎａｄｏｕｂｌｅ－ｐｏｒｔ

ＲＡＭ．

ＬａｓｔｗｅｃｏｎｎｅｃｔｅｄｔｈｅＲＡＭｔｏｔｈｅｂｕｓｏｆｔｈｅＡＲＭｓｙｓｔｅｍ，ｗｈｉｃｈｉｓａｓｈａｒｅｄ

ｍｅｍｏｒｙｗｅｄｅｖｅｌｏｐｅｄ．ＡＲＭｐｒｏｃｅｓｓｏｒｃ趾ｒｅａｄｔｈｅｄａｔａｉｎＲＡＭｅｆｆｉｃｉｅｎｔｌｙ．Ｗｅ

ｄｅｓｉｇｎｅｄｔｈｅｓａｍｐｌｉｎｇｆｒｅｑｕｅｎｃｙｃｏｎｔｒｏｌｃｉｒｃｕｉｔｂｙｔｈｅＦＰＧＡ，Ｂｙｃｈａｎｇｉｎｇｔｈｅｄａｔａ

ｓｔｏｒａｇｅｆｒｅｑｕｅｎｃｙｏｆｔｈｅＦＩＦＯｗｅｃｏｎｔｒｏｌｌｅｄｔｈｅｄａｔａａｃｑｕｉｓｉｔｉｏｎｆｌ＇ｅｑｕｍｃｙ．

Ｉｎｔｈｅｓｏｆｔｗａｒｅｄｅｓｉｇｎ，ａｔｆｉｒｓｔＷｅｐｏｒｔｅｄｔｈｅＡＲＭＬＩｎｕｘｏｎｔｏＡＲＭｆｏｒｍｏｒｅ

ｅｆｆｅｃｔｉｖｅａｄｍｉｎｉｓｔｒａｔｉｏｎａｎｄｓｙｓｔｅｍｕｐｇｒａｄｅ．ＴｈｅｎＷｅｄｅｓｉｇｎｅｄｔｈｅＴｏｕｃｈＳｃｒｃｅｎｄｅｖｉｃｅ

ｄｒｉｖｅｒ，ＬＣＤｄｅｖｉｃｅｄｒｉｖｅｒ，ＦＰＧＡｄｅｖｉｃ圮ｄｒｉｖｅｒ，ＬＣＤｄｉｓｐｌａｙｐｒｏｇｒａｍａｎｄ

Ｍｕｌｔｉｔｈｒｅａｄｉｎｇａｐｐｌｉｃａｔｉｏｎ．

ＴｈｅｓｙｓｔｅｍｃａｌｌｗｏｒｋｓｔａｂｌｙｗｉｔｌＩｔｈｅｓａｍｐｌｉｎｇｆｒｅｑｕｅｎｃｙ１２５ＭＨｚ．Ｉｔ啪ｄｉｓｐｌａｙ

ｎｏｒｍａｌｌｙｔｈｅｗａｖｅｆｏｒｍｏｆｔｈｅｓｉｇｎａｌ．ｗｈｉｃｈｆｒｅｑｕｅｎｃｙｉｓｂｅｌｏｗ５ＭＨｚ．ＡｎｄＷｅ锄ｕｓｅ

ｔｈｅｓｉｎｅＩｎｔｅｒｐｏｌａｔｉｏｎａｌｇｏｒｉｔｈｍｔｏｐｒｏｃｅｓｓａｎｄｄｉｓｐｌａｙｔｈｅｈｉｇｈｆｒｅｑｕｅｎｃｙｓｉｇｎａｌ，

ｗｈｉｃｈｆｒｅｑｕｅｎｃｙｉｓｂｅｌｏｗ４０ＭＨｚ．Ｔｈｉｓｈａｒｄｗａｒｅｓｔｌ－ｕｃｔｕｒｅｉｓａｈｉｇｈｌｙｓｃａｌａｂｌｅｓｙｓ【ｅｍ

ｓｔｒｕｃｔｕｒｅ，ＷＣｃａｎａｃｈｉｅｖｅ８ｃｈａｎｎｅｌｓａｎｄｅｖｍ１６ｃｈａｎｎｅｌｓＦＩＦＯｂｕｆｆｅｒｓｙｓｔｅｍｓｈ＇ｕｃｔｕｒｅ，

ｗｈｉｃｈｗｉｌｌｍａｋｅｔｈｅｓｙｓｔｅｍｓｕｐｐｏｒｔｈｉｇｈｅｒｓａｍｐｌｉｎｇｆｒｅｑｕｅｎｃｙ．

ＫＥＹＷＯＲＤＳ：

Ｈｉｇｈｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎ；Ｅｍｂｅｄｄｅｄｓｙｓｔｅｍ；ＬＩｎｕｘ；ＡＲＭ；ＦＰＧＡ；

Ｌｉｎｕｘｄｅｖｉｃｅｄｒｉｖｅｒ；ＳｈａｒｅｄｍｅｍｏｒｙＣＬＡＳＳＮＯ：

ＴＰ２７４．２；ＴＰ３１６．８１

学位论文版权使用授权书

本学位论文作者完全了解北京交通大学有关保留、使用学位论文的规定。

特

授权北京交通大学可以将学位论文的全部或部分内容编入有关数据库进行检索，

并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。

同意学校向国

家有关部门或机构送交论文的复印件和磁盘。

（保密的学位论文在解密后适用本授权说明）

学位论文作者签名：

ｊ｝丝导师签名』／ｋ名‘，

签字日期：

少７年，。

月≯，日签字日期：

御／年『２月２／日Ｉ

独创性声明

独创性声明

本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得北京交通大学或其他教育机构的学位或证书而使用过的材料。

与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。

学位论文作者签名：

如睡签字隰矽７年｝瑚

致谢

本论文的工作是在我的导师高金山副教授的悉心指导下完成的，高金山副教授严谨的治学态度和科学的工作方法给了我极大的帮助和影响。

在此衷心感谢三年来高金山老师对我的关心和指导。

感谢所有在校期间的授课老师，他们耐心细致的讲解使我积累了较为丰富的专业和理论基础。

在实验室工作及撰写论文期间，董晨、陈庆伟等同学对我论文的研究工作给予了热情帮助，在此向他们表达我的感激之情。

１引言

随着信息化时代的到来，各种电子设备的应用日益广泛，而且各种电子设备越来越复杂。

电子设备的研制与维修对电子测试设备提出了更高的要求。

作为传统电子测试设备的示波器也发展迅速。

当前，数字存储示波器（ＤｉｇｉｔａｌＳｔｏｒａｇｅＯｓｃｉｌｌｏｓｃｏｐｅ）技术已经成得到了广泛的应用。

数字存储示波器的基本思想就是通过先进的数字化测试技术，高速采样和高精度模数变换，将信号波形数字化．然后对数字结果进行存储、处理并显示。

数字存储示波器在波形的记录、分析和比较方面，都比传统的模拟示波器有很大的改进。

它使得示波器不仅能显示信息，而且能够将信息存储起来便于分析．因此，数字存储示波器在科学研究和工程设计中的应用越来越广泛。

目前，数字存储示波器已经得到了很好的应用和发展，随着数字化测试技术的进步，数字存储示波器也朝着高速度、高精度、高集成度、低功耗方向迅速发展。

为适应野外作业和生产现场测试需要，手持式数字存储示波器无疑是最好的选择，而目前市场上较为成熟的有美国Ｔｅｋｔｒｏｎｉｘ公司的便携式数字存储示波器系列以及Ｆｌｕｋｅ公司的手持式示波表系列等，采样频率１００ＭＨｚ以上的产品价格都在几万元以上，非常昂贵。

国内的一些厂商也介入了手持数字式波表这一领域，其中厦门利利酱等公司已经有成熟的产品上市，这些公司的产品采样率都在１００ＭＨｚ左右。

数字存储示波器是将波形存储在在存储器中。

存储时间可以无限长。

因此，数字存储示波器是一种既具有实时观察，又具有波形存储能力、精确度高、操作简单、可以通过计算机进行程序自动测量的高智能化示波器。

其组成包括控制、取样存储、显示。

控制部分通常包括键盘、ＣＰＵ、存储器等；取样存储部分由Ａ／Ｄ和Ｄ／Ａ转换器组成；显示部分由ＬＣＤ组成。

而手持式的数字存储示波器不仅要具有数字存储示波器的功能，同时还需要有体积小、低功耗等特点。

所以手持式的数字存储示波器的设计难度更大，设计难点包括存储速度、处理速度、功耗等。

本文针对这些方面，研究了具有高存储速度、高处理速度、低功耗的高速数据采集系统。

１．１高速数据采集系统概述１．１．１硬件部分

北京交通大学硕士学位论文

本系统的硬件结构采用是一个ＡＲＩＶｌ＋ＦＰＧＡ的架构，其中充分利用了ＦＰＧＡ的并行特性，采用乒乓原理进行前端设计，同时又利用了ＡＲＭ低功耗高性能比的特点，将采集传入的数据在ＡＲＭ平台上加以处理和显示，从而在较低频率的ＡＲＭ平台上实现了对高速数据的快速但低功耗的采集与显示。

．

本系统最大的特点是将ＦＰＧＡ系统作为一个外设挂载到了ＡＲｌＶｉ的总线上，使ＡＲＭ处理器可以直接访问ＦＰＧＡ的片上ＲＡＭ和寄存器中的数据，实现了ＦＰＧＡ与ＡＲＭ共享存储器的系统结构，从而使数据采集及处理的效率有了大幅度的提高。

最后我们系统还使用了ＬＣＤ和触摸屏等设备，系统使用ＬＣＤ显示波形，用户通过触摸屏来对系统进行控制。

１．１．２软件部分

本文中，因为考虑到未来系统的便于扩展，存储资源的良好管理，应用程序中多线程的管理和相互通讯等因素，引入了ＡＲＭＬｉｎｕｘ嵌入式操作系统。

通过对操作系统的实时性、资源占用量、执行性能、可靠性，移植性等多方面的分析比较，ＡＲＭＬｉａｕｘ比Ｗｉｎｃｅ占用更少的系统资源，同时它最大的优势就是开源性。

同时可以看出，本系统使用了较多的内存映射，由于｝ｔｃＬｉｎｕｘ对内存的访问是直接的，即它对地址的访问不需要经过ＭＭＵ，而是直接送到地址线上输出。

所有程序中访问的地址都是实际的物理地址，；ｔｃＬｉｎｕｘ对内存空间不提供保护。

所以为了系统的可靠性，我们选择了ＡＲＭＬｉｎｕｘ操作系统。

在此基础上。

使用了ＣＲＡＭＦＳ根文件系统，并且系统中针对ＬＣＤ和触摸屏等设备编写了Ｌｉｎｕｘ下的设备驱动程序，同时为了提高系统的响应速度，我们还设计的多线程的应用程序。

１．２论文主要内容

本文研究基于ＡＲｉｅｌ平台的，针对２５０Ｍ｝Ｉｚ采样频率以下的高速数据采集和显示的嵌入式系统设计与开发。

其基本功能是利用前端ＦＰＧＡ并行处理的优势结合ＡＲＭ的低功耗高性能特点，构造一个高速的数据采集系统．整个系统在Ｌｉｎｕｘ操作系统和应用程序的管理和控制下，完成了对信号的采集、存储、处理、显示等功能，并且设计了交互式的控制方式，可以调节信号采样频率、波形的显示方式等。

本系统具有低功耗、造价低、性能高以及可扩展性强等特点，可以用于工业、２

引言

科学研究、教育等领域。

论文的主要内容包括以下几方面

第一，介绍ＦＰＧＡ数据采集系统，利用乒乓操作技术解决了高速数据的采集

问题；利用存储器小端存储的特点解决了高速数据的存储问题。

第二，第二，介绍了Ｌｉｎｕｘ设备驱动程序的基本概念及设计方法，并设计了触

摸屏驱动程序以及ＬＣＤ驱动程序；

第三，研究了基于Ｆｒａｍｅｂｕｆｆｅｒ机制的ＬＣＤ的显示问题，并实现了波形的显

示以及对波形进行调幅、变频、移动等操作；

第四，研究了数据频率在采样频率ｌ／３以下的时域波形显示问题，并实现了正

弦插值算法，系统可以在采样频率为１２５ＭＨｚ时得到频率４０ＭＨｚ左右的信号波形．

２高速数据采集系统设计方案

高速数据采集系统的设计主要分为硬件和软件设计，在硬件上以ＡＲＭ作为系统控制和数据处理，ＦＰＧＡ作为数据采集、预处理和存储。

考虑到未来系统便于扩展，存储资源的良好管理，应用程序中多线程的管理和相互通讯等因素，软件上使用了ＡＲＭＬｉｎｕｘ操作系统。

２．１系统功能描述

系统以ＡＲＭ＋ＦＰＧＡ嵌入式系统为架构，将高性能Ｓａｍｓｕｎｇ的￥３Ｃ２４１０ＡＲＭ９嵌入式处理器与ＡＬＴＥＲＡ的ＦＰＧＡ结合的高速数据采集及处理系统。

与单独使用ＡＲＭ处理器相比，我们的系统具有更高的数据采集频率以及可扩展性。

系统设计需要实现的基本功能是：

１）利用前端ＡＤＣ将高速模拟信号转换成数字信号之后，分成两路交替输出至ＦＰＧＡ模块；

２）在ＦＰＧＡ中，对数据进行缓冲后存入ＦＰＧＡ上的一块双端双时钟的ＲＡＭ，

并作阈值比较。

３）当采集到的数据达到或超过阈值要求（即当存储器中的新数据达到一定的

数量、在系统中我们将阈值设置为存储器满）的时候，触发相关信号中断，通知ＡＲＭ处理器有新数据到达，由ＡＲＭ端来控制数据采集系统的运行并处理新数据。

４）在中断处理程序中ＡＲＭ处理器对数据采集系统作出相应，然后通过应用程序进行数据处理，最后在ＬＣＤ上显示出来，并通知ＦＰＧＡ进行下一次数据采集。

具体流程图如图２一ｌ所示。

从效率、成本和实现难易程度的角度考虑，软硬件功能的划分如下：

高速数据的采集、缓冲、阈值比较、双端双时钟的ＲＡＭ存储等功能都利用硬件ＦＰＧＡ搭建模块来完成，而硬件资源管理和数据处理和显示则由软件编程实现。

４

开始

启动数据采集

读取用户控制信息

４路ＦＩＦｏ缓冲』

读取ＲＡＭ中信号数据

《徽≥ｄ阈值输出存储到双端口ＲＡＭ中并＿）——Ｊ★恨据用户控制信息调月

处理算法＼＼做阈值作比较／，Ｊ、亍甲町嘲但

大于等于中断闷值

向ＡＲＭ发出中断信号Ｉ调用ＬＣＤ画点程序

显示波形

中断程序设置标志位并通

知用户数据处理进程

（ａ）数据采集（ｂ）数据处理

图２－１系统功能流程

Ｆｉｇｕｒｅ２－１．Ｆｌｏｗｃｈａｒｔｏｆｓｙｓｔｅｍ向ｎｃ血ｍ

２．２硬件功能描述

硬件部分包括了前端的ＡＤＣ、利用ＦＰＧＡ搭建的采集模块、ＡＲＭ平台，需要完成的功能主要包括下面几个方面：

１）对高频模拟信号进行模数转换，将转换后的数字信号，分成两路交替输出

至ＦＰＧＡ缓冲模块；

２）ＦＰＧＡ利用乒乓操作方式对数据进行２分频缓冲之后，存入片上的一块双

端双时钟ＲＡＭ之中；其中用以缓冲的４个ＦＩＦＯ大小都为６４Ｂｙｔｅ，位宽为８ｂｉｔ，ＲＡＭ大小为４ＫＢ，位宽为３２ｂｉｔ。

当需要采集大量数据的时候，

可以扩展ＲＡＭ的容量。

３）每个时钟同时从４路ＦＩＦＯ弹出４个８ｂｉｔ的值，拼接成３２ｂｉｔ的长字，并行放入用以存储数据的ＲＡＭ之中，同时根据ＲＡＭ的写地址信号进行阈

北京交通大学硕士学位论文

值判断（阈值一般设置为ＲＡＭ的最高地址，当写地址信号的值为ＲＡＭ地址的最高地址时，表明ＲＡＭ已满），超过阙值后向ＡＲＭ发出中断信号。

４）ＡＲＭ接收中断后通知用户进程读取、处理并驱动ＬＣＤ显示。

２．３软件功能描述

软件部分主要包括了ＡＲＭＬｉｎｕｘ内核、ＲＯＭＦＳ文件系统、ＩＲＱ中断处理程序、ＦＰＧＡ模块驱动程序、ＬＣＤ驱动程序以及触摸屏驱动程序等部分，各自分别实现下述的功能：

１）ＡＲＭＬｉｎｕｘ内核和文件系统管理各类硬件和软件资源，便于后续系统功能

的扩充和升级。

例如，利用ＡＲＭＬｉｎｕｘ对ＬＣＤ、前端ＦＰＧＡ、内存资源和上层应用程序运行等等进行管理。

２）ＦＰＧＡ模块驱动程序最主要的是实现虚拟内存映射功能，因为在用户进程

空间中不可以访问设备的地址空间。

通过内存映射机制，用户进程才可以直接访问ＦＰＧＡ的数据ＲＡＭ，大大简化了系统结构，节省了数据传递的时间。

３）触摸屏驱动实现用户与系统的交互，改变波形的显示方式，并且通过ＦＰＧＡ

驱动程序用户进程可以实时调整采样频率，数据放大倍数等

４１用户进程通过ＬＣＤ驱动程序显示波形数据，并且基于Ｆｒａｍｅｂｕｆｆｅｒ机制的

ＬＣＤ还为以后系统移植Ｑｔ／ＥｍｂｅｄｄｅｄＧＵＩ打下了基础。

５）主程序通过各个驱动程序访问设备，并执行数据处理算法及波形显示算法

等相对复杂的代码。

６

３ＡＲＭ９＋ＦＰＧＡ硬件结构设计

系统的硬件结构主要由ＦＰＧＡ系统和ＡＲＭ系统两部分组成。

其中ＡＲＭ平台我们选择的是Ｓａｍｓｕｎｇ的￥３Ｃ２４１０，硬件系统设计的重点是基于ＦＰＧＡ的高速数据采集系统设计和ＦＰＧＡ与ＡＲＭ共享存储器设计。

３．１系统硬件结构框图

图３．１表明了整个系统硬件层的体系结构关系，数据采集部分的时钟由时钟控制单元控制，这也是ＦＰＧＡ数据采集的核一ｆｉ，控制块。

数据存储部分以及ＦＰＧＡ与ＡＲＭ平台的结构都是由ＲＡＭ控制块实现的。

具体的功能及实现方式都会在后面模块具体设计中进行阐述．

图３－１系统硬件架构图

Ｆｉｇｕｒｅ３－１Ｓｙｓｔｅｍａｒｃｈｉｔｅｃｔｕｒｅｄｉａｇｒａｍ

３．２硬件平台搭建及模块设计

为了实现２．２中提出的硬件功能设计和图３－１所表示的硬件结构图，采用了以下几个器件来完成硬件结构的搭建工作。

３．２．１前端高速ＡＤＣ（模数转换器）

该器件是ＡＤ公司的ＡＤ９４８１芯片，如图３—２所示。

ＡＤ９４８１是一种采样精度为８ｂｉｔ，最高采样频率达２５０ＭＨｚ的ＡＤＣ转换芯片。

其优点之一，就是带有复用的ＣＭＯＳ输出以便于很容易地连接到现场可编程逻辑阵列（ＦＰＣ＇Ａ）或者标准逻辑电７

路。

为了降低ＡＤＣ的成本和功耗，ＡＤ９４８１内部包含了一个参考电源和采样保持电路，用户只需要提供一个３．３Ｖ的电源电压和一个差分解码时钟即可驱动芯片正常工作。

ＡＤ９４８１的模拟输入是一个差分缓冲，为了达到最好的动态效果，在ＶＩＮ＋和ＶＩＮ－两个模拟输入端口的阻抗需要匹配。

另外，ＡＤ９４８１还针对外部定时信号和多个ＡＤＣ同步等应用，提供了两个数字输入端１：

３。

经过前端变压器调整之后，该ＡＤＣ实际输入信号电压峰峰值最大不可超过１Ｖ。

作为一款新型的高速低功耗的ＡＤＣ，ＡＤ９４８１内部采用了流水线的结构，在实现高速的前提下保证了采样精度。

输出数据由两个输出口（ＰＯＲＴＡ和ＰＯＲＴＢ）交替输出，每一路的输出频率为最高为１２５ＭＨｚ，相位差为１８０。

。

ＡＤ９４８１的数字输出与＇ＩＴＩ．／ＣＭＯＳ兼容。

在这里，该器件主要实现的功能是将高速模拟信号转换成为数字信号，然后分两路传入ＦＰＧＡ中，同时提供对应通路的时钟信号输出。

ＦＵＮｃｒＩＯＮ＾Ｌ８ＬＯＣＫＤＩ＾ＧＲＡＭ

图３－２ＡＤ９４８１结构图

Ｆｉｇｕｒｅ３－２．ＦｕｎｃｔｉｏｎａｌＢｌｏｃｋＤｉａｇｒａｍ

图３－３ＡＤ９４８１输出时序图

Ｆｉｇｕｒｅ３－３．ＴｉｍｉｎｇＤｉａｇｒａｍ

Ｓ

３．２．２ＦＰＧＡ平台与功能模块设计

Ａｌｔｅｒａ公司的ｓｔｒａｔｉｘ开发板是一个强大的ＦＰＧＡ平台，平台的具体器件型号为ＥＰｌＳＩＯＦ７８０Ｃ６，该器件集成了１０５７０个ＬＥｓ（１０９ｉｃｅｌｅｍｅｎｔｓ），可以稳定地工作在４００删ｚ的频率之下。

另外，性能良好并且种类繁多的ＩＰｃｏｒｅ资源及强大的Ｑ岫ｓⅡ６．０开发环境，可以帮助我们更快更有效地实现硬件关键模块的功能设计。

ＦＰＧＡ最显著的特点之一是其并行特性，结合乒乓原理，我们利用ＶｍｉｌｏｇＨＤＬ语言和ＱｕｍｕｓＩＩ提供的口ｃｏｒｅ，设计了一个４ＦＩＦＯ结构，对高速数据进行缓冲，然后将４个８ｂｉｔ的ＦＩＦＯ输出数值拼接成３２位之后放入一个双端双时钟的ＲＡＭ，同时通过检测ＲＡＭ的写地址信号线以判断ＲＡＭ写入数据量是否超过阈值，如果是的话则产生ＡＲＭ平台的外部ｍＱ中断信号，然后ＡＲＭ通过ＩＡｎｕｘ下的ＦＰＧＡ驱动程序处理ＲＡＭ中数据。

ＦＰＧＡ数据采集系统充分利用ＦＰＧＡ在并行处理和时序逻辑设计方面的优势，利用乒乓操作方式达到用低速模块处理高速数据流的效果。

数据采集模块包括数据缓冲和数据存储两部分，主要的时序如图３－４，ＦＩＦＯ时钟信号如图３－５。

图３－４数据采集模块数据流

Ｆｉｇｕｒｅ３－４．Ｄａｔａｆｌｏｗｏｆｄａｔａａｃｑｕｉｓｉｔｉｏｎｍｏｄｕｌｅ

１．数据缓冲

数据缓冲部分的作用是将高速数据信号分成４路低速数据，并写到４个ＦＩＦＯ中。

构建４个先进先出缓冲器ＦＩＦ０１～ＦＩＦ０４，以乒乓操作模块的方式将ＡＤ９４８１的输出信号分别存储到４个ＦＩＦＯ中。

其中ＰｏｒｔＡ对应的两个数据缓冲区分别为ＦＩＦ０１和ＦⅢ０３，ＰｏｒｔＢ对应的两个数据缓冲区分别为Ｆｍ０２和ＦＩＦ０４．９

北京交通大学硕士学位论文

位宽为８位的ＦⅢ０１－４组成数据缓存。

它们具有同频不同相的写时钟信号，并且具有相同的读时钟信号Ｆｎ：

ｏＲｄｃｌｋ。

由ＡＩ）９４８１时序图和数据缓冲的输入时序图可以看到，数据采集启动后数据缓冲模块ＦＩＦ０１一ＦＩＦ０４中存储数据分别为Ｎ，Ｎ＋Ｉ，Ｎ＋２，Ｎ＋３…．时序控制模块限定了每次启动后，数据都是从ＦＩＦ０１开始存放，以满足顺序读取的要求。

利用／ｌＪ）９４８１提供的数据输出时钟ＤＣｏ＋和Ｉ）ＣＯ－，产生数据缓冲时钟信号，如图３－５。

信号ＦＩＦ０１－４分别对应数据缓冲器的数据输入时钟Ｗｒｃｌｋｌ一４，如图３—４。

当启动一次数据采集时，在Ｄｃｏ＋第一个上升沿（ｈｉ）９４８１输出第一个有效数据），开始产生数据缓冲器的输入时钟信号，保证有效数据顺序存储到各个缓冲器中。

图３—５

Ｆｉｇｕｒｅ数据缓冲器输入时钟时序图ＤｉａｇｒａｍＯｆＤａｔａＢｕｆｆｅｒ３－５．蛳Ｔｉｍｉｎｇ

２．数据存储

数据存储部分的作用，是将前端数据缓冲部分的４路数据信号，恢复成原来采样信号的顺序，即将４路８位信号拼接成一路３２位信号，并保持其正确的顺序，如图３－４所示。

在每个Ｆｎ：

Ｏ＿Ｒｄｃｌｋ上升沿，同时从ＦＩ］７０１—４中读取８位数据，并拼接成３２位数据，存入一个３２位位宽的双时钟双端口ＲＡＭ中。

ＲＡｌＩ的写时钟ＲＡＭＷｒｃｌｋ与ＦＩＦＯ的ＦＩＦＯ＿Ｒｄｃｌｋ是同频信号。

由于ＦＩＦＯ时钟与输出之间存在有延迟（ｔｏｏ），所以在设计中采用了把Ｆｎ：

ｏ＿Ｒｄｃｌｋ相位向后偏移一定相位的时钟信号作为ＲＡＭ＿＿Ｗｒｃｌｋ的方法，以避免产生竞争冒险（设计中使用了图３－５所示的ＦＩＦ０１作为ＦｌＦＯＲｄｃｌｋ，ＦＩＦ０２作为ＲｈＭ＿Ｗｒｃｌｋ）。

在存储数据时，Ｒ埘采用小端结构。

每