多功能数字钟设计报告.docx
- 文档编号:23317784
- 上传时间:2023-05-16
- 格式:DOCX
- 页数:14
- 大小:209.09KB
多功能数字钟设计报告.docx
《多功能数字钟设计报告.docx》由会员分享,可在线阅读,更多相关《多功能数字钟设计报告.docx(14页珍藏版)》请在冰豆网上搜索。
多功能数字钟设计报告
目录
一、设计内容简介4
1.设计目的4
2.设计要求4
3.设计方案5
二、设计原理4
1.基本工作原理5
2.分部电路原理4
三、电路设计及其电路图5
1.秒信号发生器7
2.计时电路7
3.清零电路7
4.校分电路7
5.报时电路10
6.总电路图7
五、调试中遇到的问题及解决方法11
六、改进和提高11
七、体会与总结11
七、参考文献12
八、附录12
1.电路总图6
2.元件清单6
3.芯片引脚图6
一、设计内容简介
1.设计目的
我们此次设计与制做数字钟就是为了了解数字钟的原理,从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.。
从而对理论基础知识有更深一步的理解和掌握。
2.设计要求
(1)设计一个脉冲发生电路,为计时和报时提供1HZ,1KHZ,2KHZ脉冲信号
(2)计一个计时电路,完成0分00秒~9分59秒的计时功能。
(3)设计清零电路,开机可以自动清零,可以手动实现清零功能。
(4)设计校分电路,按下开关,可进行校分。
(5)设计报时电路,从9分53秒开始报时,每隔一秒发一声,共发三声低音,一声高音;即9分53秒、9分55秒、9分57秒发低音(频率1kHz),9分59秒发高音(频率2kHz)
(6)系统级联调试,将以上电路进行级联完成计时器的所有功能。
(7)排线尽量美观,贴近板面走线,布线布局应规范整齐美观
3.设计方案
数字钟的设计框图下图所示,数字钟由基本频率源(振荡器)、分频器、记数器、译码显示驱动器、数字显示器、校准电路、清零电路、报时电路八部分组成。
二、设计原理
1.基本工作原理
本数字钟是一个将“分十位”“秒十位”“秒个位”显示于人的视觉器官的计时装置。
它的计时周期为10分钟,显示满刻度为9分59秒,。
因此,一个基本的数字钟电路主要由译码显示器“分”,“秒”,计数器、校分电路、报时电路和振荡器组成。
主电路系统由秒信号发生器、“分、秒”计数器、译码器及显示器、校分电路、报时电路组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分个位计数器”的时钟脉冲。
“分计数器”采用十进制计数器。
译码显示电路将“分”、“秒”计数器的输出状态送到七段显示译码器译码,通过七位LED七段显示器显示出来。
校分电路时用来对“分”、“秒”显示数字进行校对调整的,利用的是开关原理,当按下开关时候,分随脉冲增加,秒不受影响,不按下开关时,正常计数。
清零电路与校分相似,按下开关时候自动清零。
报时电路时根据计时系统的输出状态产生一脉冲信号,然后去触发一音频发生器实现报时。
2.分部工作原理
(1)石英晶体振荡器电路
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它被广泛应用于彩电、计算机、遥控器等各类振荡电路中。
它还具有压电效应:
在晶体某一方向加一电场,晶体就会产生机械变形;反之,若在晶片的两侧施加机械压力,则在晶片相应的方向上将产生电场,这种物理现象称为压电效应。
在这里,我们在晶体某一方向加一电场,从而在与此垂直的方向产生机械振动,有了机械振动,就会在相应的垂直面上产生电场,从而使机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限制时,才达到最后稳定,这种压电谐振的频率即为晶体振荡器的固有频率。
石英晶体构成的振荡电路如右上图所示。
由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。
石英晶体XTAL1的频率选为32768Hz。
其中C1的值取10pF,C2为20pF。
C1作为校正电容可以对温度进行补偿,以提高频率准确度和稳定度。
由于电路的输入阻抗极高,因此反馈电阻R1可选为20MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
(2)分频器电路
本设计中采用CD4060来构成14级分频电路。
右面为的管脚图。
CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便。
CD4060计数为14级2进制计数器,可以将32768Hz的信号分频为2Hz,CD4060的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能。
12号管脚R是复位清零端,高电平有效,(复位全部级)。
在CP1(CP0)每个负变换计数器前进一个二进制数。
从3号管脚出来的频率就是2Hz,当然从2号管脚出来的频率就是4Hz,依次类推。
有上面晶体振荡器电路和分频器电路的分析,可以画出它们之间的连接图,即是我们所需要的时钟脉冲1Hz的产生电路。
(3)计数电路
时间计数单元有分个位计数、秒十位计数,秒个位计数。
秒个计数单元为10进制计数器,输出也为8421BCD码,一般采用10进制计数器来实现时间计数单元的计数功能。
秒十位利用74LS161,为6进制计数,分个位与秒个位一样。
在这里,我们选CD4518,74LS161来实现计数功能。
CD4518是一只双BCD10进制计数器,它内含两个独立的计数单元,有两个计数脉冲输入端,上升沿触发端CP和下降沿触发端
,若用CP来触发,则
接高电平;若用
来触发,则CP接高电平。
有4个输出端Q4~Q1,一个清零端R,加高电平计数器清零,各输出端为0。
在本电路中,第一组计数器IC1-1用来作秒个位计数,输出端为1Q4~1Q1,计数范围为0000~1001循环。
每当计数到1001(相当于10进制数的9)时,再输入一个计数脉冲则会变为0000.
秒十位计数为6进制,通过利用74LS161置数,与一与非门相连实现模六功能。
将秒十位的一个计数位作为驱动信号送入分计数器(CD4518B)的EN端,则数字计数器整体的计数功能即可实现。
(4)译码电路
CD4511是将锁存、译码、驱动三种功能集于一身的“三合一”电路。
锁存器的作用是避免在计数过程中出现跳数现象,便于观察和记录。
译码器将BCD码转换成7段码,再经过大电流反相器,驱动
共阴极LED数码管。
译码器属于非时序电路,其输出状态与时钟无关,仅取决于输入的BCD码。
图见下页,D~A为BCD码输入端,a~g是7笔段输出端.
为灯测试端,当
=1时正常显示,当
=0时LED数码管显示全亮笔段“8”,可检查数码管的质量好坏,有无笔段残缺现象。
为强迫消隐控制端,当
=1是正常显示,当
=0时强迫显示器消隐。
LE为锁存控制端,当LE=0时选通,LE=1时锁存。
从执行逻辑功能的先后顺序讲,
具有第一优先权,无论其他输入端为何种状态,只要
=0,LED就显示全亮笔段。
具有第二优先权,只要满足
=1、
=0的条件,就强迫显示器消隐。
4个输入端A、B、C、D分别与计数器CD4518的Q1~Q4端相连或74LS161的Q1~Q4。
7个输出端a~g分别与数码管的7个输入端相连。
这样我们就可以在数码管上看到时间了。
数码管是由八只发光二极管组成(其中一只显示小数点)。
工作时,要求发光二极管的公共阴极接地。
当某一发光二极管阳极加上高电平时,相应的发光二极管导通,这一段(或点)就会发光。
若要显示十进制数的十个数码0~9,只要在相应的字段阳极上加上高电平即可。
例如,要显示5时,则应在a,c,d,f,g各段阳极上加上高电平。
为限制个发光二极管的电流,可在它们的每一级极上串联一只300Ω左右的限流电阻。
(5)清零电路,校分电路,报时电路
清零电路利用的是电容不能突变,所以开机时候自动清理,当按下开关以后,使得CD4518与74LS161清零端工作。
校分电路利用的当按下开关后,使得进位信号随脉冲增加,打开开关后,电路正常工作。
一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒。
其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。
根据要求,报时电路应在在9分53秒到9分59秒期间时,报时电路报时控制信号。
报时电路选74LS21与74LS32组成,选蜂鸣器为电声器件。
三、电路设计及其电路图
1.秒信号发生器
CD4060的10、11脚之间并接石英晶体和反馈电阻与其内部的反相器组成一个石英晶体振荡器。
电路产生的32768Hz的信号经过内部十四级分频后由3脚(QB其分频系数为16384)输出脉冲频率为2Hz,再通过一个二分频器分频就得到了1Hz的时钟信号,也就是1S;CD4027为双JK触发器,其内部含有两个独立的JK触发器,其中16脚6脚(2J)5脚9脚(2K)接电源,4脚(R2)7脚(S2)接地,3脚(CP2)输入2Hz脉冲信号,分频后的1Hz脉冲由1脚(QC)输出。
2.计时电路
秒个位计数脉冲由脉冲发生器提供,频率为1Hz。
共阴极显示字由1~3依次为分位、秒十位、秒个位。
脉冲发生器主要由4060组成,再经过74LS74(D触发器)二分频,得到1Hz脉冲。
设3QA,3QB,3QC,3QD,2QA,2QB,2QC,2QD,1QA,1QB,1QC,1QD分别为分位、秒十位、秒个位的十六进制数表示,且D为高位,则计数开始时,当1QA,1QD为1时(即秒个位计数到9时),给74LS161(模六计数器)一个输入脉冲,这时,74LS161计数,秒十位由0变为1,完成秒个位的进位;当2QA、2QC为1时(即秒十位计数到5),给
4518CP2(分位计数器)一个脉冲,则分位由0变1,如此循环则可完成由0分00秒~9分59秒的计数。
图见下面
3.清零电路
清零电路利用电容的特性,使其在开机的时候由于电容为0,所以自动清零,当按下开关时候,也可以使其清零。
图如下面所示
4.校分电路
首先要注意,增加校对电路不能影响时钟正常计时。
当按下开关后校分开始,则秒脉冲可以直接进入分计数器而分脉冲被阻止进入,因而能较快地校准分计数器的计数值。
校分后,将校分开关打开,使其恢复原位,数字钟继续进行正常的计时工作。
实际使用时,因为电路开关存在抖动问题,所以一般会接一个触发器构成开关消抖动电路,所以整个校分电路就如图所示。
5.报时电路
整点报时电路要求电路在9’53”、9’55”、9’57”分别发出三声低声(f3=1KHz),9’59”发出一声高声(f4=2KHz)。
设H为进入蜂鸣器的信号,则H的表达式可写为:
H=9’53”f3+9’55”f3+9’57”f3+9’59”f4
通过卡诺图的化简可得秒个位取1Q1(1Q2+1Q3),然后和分位的1001与再和秒十位的0101与,所得的结果就是发低音的驱动信号。
将分位的1001和秒十位的0101与再和秒个位的1001与可得到高音的驱动信号。
将两个信号或一下,就可以得到报时电路
6.总电路
经过各部分连接以后,可以得到总图(大图在附录中)
元件清单
序号
名称
说明
数量
1
89C2051(双列直插)
芯片及插座
1
2
HT1380
芯片及插座
1
3
AT24C02(双列直插)
芯片及插座
1
4
74HC164(双列直插)
芯片及插座
1
5
74HC244(双列直插)
芯片及插座
1
6
5V蜂鸣器
1
7
键
7
8
10K电阻
1
9
0.5英寸共阳极红色数码管(双位)
3
10
Φ3红色发光二极管
4
11
32768Hz手表晶振
1
12
12MHz手表晶振
半高
1
13
33pF瓷片电容
2
14
5pF瓷片电容
2
15
0.1µF独石电容
6
16
通用PCB板
1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多功能 数字 设计 报告