数电第5章习题解答张克农版.docx
- 文档编号:23253949
- 上传时间:2023-05-15
- 格式:DOCX
- 页数:56
- 大小:239.16KB
数电第5章习题解答张克农版.docx
《数电第5章习题解答张克农版.docx》由会员分享,可在线阅读,更多相关《数电第5章习题解答张克农版.docx(56页珍藏版)》请在冰豆网上搜索。
数电第5章习题解答张克农版
5章课后习题解答
5.1一同步时序电路如图题5.1所示,设各触发器的起始状态均为0态。
(1)作出电路的状态转换表;
(2)画出电路的状态图;
(3)画出CP作用下各Q的波形图;
(4)说明电路的逻辑功能。
图题5.1
表解5.1
[]
(1)5.1解状态转换表见表解。
nnn
CP
QQQ
210
(2)状态转换图如图解5.1
(1)。
n+1n+1n+1
QQQ
210
(3)波形图见图解5.1
(2)。
0
1
000
001
001
010
(4)由状态转换图可看出该电路为同步8
2010011
进制加法计数器。
3
4
011
100
100
101
5101110
6110111
7111000
QQQ
210
CP
000001010011
Q0
Q1
111110101100
Q2
(1)
(2)
图解5.1
5.2由JKFF构成的电路如图题5.2所示。
(1)若Q2Q1Q0作为码组输出,该电路实现何种功能?
(2)若仅由Q2输出,它又为何种功能?
图题5.2
[解]
(1)由图可见,电路由三个主从JK触发器构成。
各触发器的J,K均固定接1,且
为异步连接,故均实现T'触发器功能,即二进制计数,故三个触发器一起构成8进制计数。
当Q2Q1Q0作为码组输出时,该电路实现异步8进制计数功能。
(2)若仅由Q2端输出,则它实现8分频功能。
5.3
试分析图题5.3所示电路的逻辑功能。
图题5.3
[解]
(1)驱动程式和时钟方程
n
JQ,K01;CP0CP
02
J1K11;
0
CPQ
1
nn
JQQ,K21;
210
CPCP
2
(2)将驱动方程代入特性方程得状态方程
n+1nnnn
QJ0Q0K0Q0Q2Q0(CP)
0
n+1n
Q1Q1(CP1)
n+1nnn
Q2Q2Q1Q0(CP)
(3)根据状态方程列出状态转换真值表
表解5.3
nnn
QQQ
210
n+1n1n1
QQQCP2CP1CP0
210
Q
2
Q
1
Q
0
000
001
011
000
000011110010
010
011
001
110
011001
100
000
101图解5.3
000
110
010111
010
(4)作状态转换图
(5)逻辑功能:
由状态转换图可见该电路为异步5进制计数器。
5.4试求图题5.4所示时序电路的状态转换真值表和状态转换图,并分别说明X=0及X=
1时电路的逻辑功能。
图题5.4
[解]
(1)写驱动方程和输出方程
JX,
0
n
KXQ
01
n
JXQ,
10
n
KQ
10
nYQ
1
(2)求状态方程
n1nnnnnQJQKQXQXQQ
00000010
n1nnnnnnQJQKQXQQQQ
111111010
(3)画次态卡诺图求状态转换真值表
n
Q
1
1
nn
10
Q
n
0
1
nn
10
Y
nn
10
X00011110X00011110X00011110
000010000000011
101011110110011
图解5.4
(1)
(4)作状态转换图如图解5.4
(2)所示。
(5)功能:
当X=0时,实现返回初态;当X=1时,实现三进制计数功能。
X
表解5.4
0/0
1/0
0001
QQ01
nn
10
0/0
00
01
00/001/0
00/011/0
10//1110//11
1/0
10
11
10/111/1
00/100/1
00
11
1/1
图解5.4
(2)
10
0/1
5.5试分析图题5.5所示的异步时序电路。
要求:
(1)画出M=1,N=0时的状态图;
(2)画出M=0,N=1时的状态图;
(3)说明该电路的逻辑功能。
N
1
Q1
Q2
CP
M
图题5.5
[解]
(1)见图解5.5
(1)。
图解5.5
(1)图解5.5
(2)
(2)见图解5.5
(2)。
(3)电路的逻辑功能:
可逆的八进制计数器,M、N分别为加、减法运算控制端。
5.6.已知图题5.6是一个串行奇校验器。
开始
时,首先由RD信号使触发器置“0”。
此后,由X
串行地输入要校验的n位二进制数。
当输入完毕后,
便可根据触发器的状态确定该n位二进制数中“1”
的个数是否为奇数。
试举例说明其工作原理,并画
出波形图。
图题5.6
[解]写出电路的状态方程为,
Q
nXQn
1。
由于电路的初始状态为0,由状态方程
可知,当输入X中有奇数个“1”时,输出Q为1。
波形图略。
5.7已知图题5.7是一个二进制序列检测器,它能根据输出Z的值判别输入X是否为
所需的二进制序列。
该二进制序列在CP脉冲同步下输入触发器D1D2D3D4的。
设其初态
为1001,并假定Z=0为识别标志,试确定该检测器所能检测的二进制序列。
图题5.7
5.8用JK触发器设计一串行序列检测器,当检测到110序列时,电路输出为1。
[解]
(1)画原始状态转换图
①确定原始状态数及其意义
输入序列X:
01100
输出相应Y:
00010
状态:
S0S1S2S3S0
②画原始状态图如图解5.8
(1)所示。
(2)状态化简,简化状态图如图解5.8
(2)所示。
(3)状态编码,选择FF
取S0=00,S1=01,S2=11(按相邻原则选择码组);选JKFF,n=2。
0/0
1/0
1/0
0/0
S
0S1
S
0S1
0/0
0/0
1/0DCOCT
0D1D2D30D1D2D3
D
0/0
CT
1
P
P
1/0
0/11/0
CT74160
CT74160LD
TT
CP
CR
CPCP
Q
S
QQQQQQQ
SS
2
32
0/11/001//10
01
CO
LD
CR
X
nn
10
00
01
11
CT
P
T
CT
CP
表解5.8
01
D
0D1D2D3
CO
00/001/0
74160LD
00/011/0
CR
Q0Q1Q2Q3
00/111/0
CT
P
T
CT
CP
D
0D1D2D3
74160
Q
0Q1Q2Q3
CO
LD
CR
Q
0Q1Q2Q3
图解5.8
(2)
Q
)
4
Q
5
Q
6
Q
7
Q
0
Q
1
Q
2
Q
3
Q
4
Q
5
Q
6
Q
7
(4)列出状态转换表如表解5.8所示。
(5)求状态方程和输出方程
作次态卡诺图如图解5.8(3)。
n
Q
1
1
nn
10
n
Q
0
1
nn
10
Y
nn
10
X00011110X00011110X00011110
000000000001
×××
101111111000
×××
图解5.8(3)
由次态卡诺图求得
n+1nnnQXQQXQ
1101
n+1nn
QXQXQ
000
nZXQ
1
(6)求驱动方程
对比状态方程与特性方程可得
n
JXQ,K1X
10
JX,
0
KX
0
(7)画逻辑图
X
1
“1J
C1
Q0
0
1J
C1
Q1
&Z
1
1K1K
CP
图解5.8(4)
5.6分析图题5.9所示电路,说明当开关A、B、C均断开时,电路的逻辑功能;当A、B、
C分别闭合时,电路为何种功能?
图题5.9
[解]
(1)当开关A、B、C均断开时,由于非门输入端对地所接电阻R 辑“0”,则非门输出为逻辑“1”。 也即各触发器的 RD1,不起作用,电路执行16进制加 法计数功能。 (2)当A闭合时,由于RDQ3,因而当Q3=1,即计数器状态为1000时,复位到0, 重新开始计数。 故执行8进制加法计数器功能;同理,B,C分别闭合时电路为4进制和2 进制加法计数器。 5.7用JK触发器设计图题5.10所示功能的 表解5.10 逻辑电路。 nnn QQQ 210 n+1n1n1 QQQZ 210 图题5.10 000 001 010 011 100 000 001 010 011 100 000 001 0 0 0 0 1 0 [解] (1)由图可知电路可按五状态时序电路设计。 设状态分别为: S0=000,S1=001,S2=010,S3=011,S4=100。 (2)根据状态分配的结果可以列出状态转换真值表如表解5.10。 (3)画次态卡诺图求状态方程和输出方程 Q n+1 nn QQ 2 10 n Q00011110 2 n1 Q QQ nn 1 10 n Q 00011110 2 Qn1 nn QQ 0 10 n Q 00011110 2 01 0001001001001 1010×10××× ××××× Z n Q 2 QQ nn 10 00011110 CP 00000 1 Q 1J C1 1K Q1JQ 1J C1C1 1 1K1K Z 11 ××× 图解5.10 n1nnn QQQQ, 2210 n1nnnn QQQQQ, 11010 n1nnn QQQ,ZQ2 020 (4)求驱动方程 将状态方程与JK触发器的特性方程比较得 nn JQQ,K21 210 nn JQ,K1Q0 10 n JQ,K01 02 (5)检查电路的自启动能力 由次态卡诺图可见,当电路进入无效状态时,其相应的状态转移为: 101→010,110→ 010,111→000,因此,该电路能够自启动。 (6)画电路图 根据驱动方程和输出方程画逻辑电路图如图解5.10所示。 5.11用JK触发器设计图题5.11所示两相脉冲发生电路。 图题5.11 [解]由图可见,电路的循环状态为00→10→11→01→00,因此可按同步计数器设计, 用两个JKFF实现。 (1)作次态卡诺图求状态方程和输出方程 n+1nnnn QQQQQ, 11010 n+1nnnn QQQQQ 01010 n nZQ ZQ,10 21 Q n1 1 n Q 1 Q n 0 01 Q n1 0 n Q 1 QZ2 n 0 01 n Q 1 Q n 0 01 Z 1 n Q 1 Q n 0 01 10000000001 0 110111111101 图解5.11 (1) (2)求驱动方程 Z 2 Z 1 将状态方程与JK触发器的特性方程对比, 1J1J C1C1 1K1KCP 图解5.11 (2) 可得 nnJQ,K1Q0 10 nn JQ,01 KQ01 (3)画逻辑电路图 5.8一个同步时序电路如图题5.12所示。 设触发器的初态Q1=Q0=0。 (1)画出Q0、Q1和F相对于CP的波形; (2)从F与CP的关系看,该电路实现何种功能? 图题5.12 [解] (1)1)写方程式 ①驱动方程: nn DQDQ 0110 ②复位方程: RD1Q0 ③输出方程: n 0 FCPQ 2)求状态方程 n+1n QDQ 001 n+1n Q1Q0(RD1Q0) 3)求状态转换表,如表5.12所示。 4)画Q0、Q1和F相对于CP的波形,如图解5.12所示。 CP 表5.12 nn QQ 10 00 n+1n+1 QQ 10 01 Q0 01 10 11 00 Q1 1100 F 图解5.12 从F与CP的关系可以看出该电路实现三分频功能。 5.7.13用双向移位寄存器74194构成6位扭环计数器。 [解]要构成6位扭环计数器,需两块74194级联,如图解5.13所示。 CP 1 D D SR SL CP D0D1D2D3 74194 M M 1 0 D D SR SL CP D 0D1D2D3 74194 M M 1 0 0 1 CRCRQ0Q1Q2Q3Q0Q1Q2Q3 CR Q0Q1Q2Q3Q4Q5 图解5.13 5.9 利用移位寄存器74194及必要的电路设计产生表题5.14所示脉 冲序列的电路。 表题5.14 0000 1000 1100[解] (1)作次态译码真值表 即按表题5.14给出的态序表,决定前一状态变化到后一状态时,移入 0110 1101 的数据是0还是1以及是左移还是右移,按此设置DSR及DSL的状态和功 1011 能控制信号M1、M0的状态。 如表解5.14所示。 0111 0011 (2)化简DSR、DSL、M1、M0 0001 nnnn DQQQQ; SR1313 DSL1 表解5.14 nnnnnnnn MQQQQQQQQ 103230323 MM 01 (3)画逻辑电路图 CP 0 1 2 3 4 5 6 7 8 QQQQDSRDSLM1M0 nnnn 0123 0000 1000 1100 0110 1101 1011 0111 0011 0001 1 1 0 × × × 0 0 0 × × × 1 1 1 × × × 0 0 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 D SR QQ nn 01 QnQn 23 00011110 M 1 QQ nn 01 QQ nn 23 00011110 M QQ nn QnQn 00011110 001000000000111 ××× 01001××0101××10 ××× 11011011110 ××××××× 101×100×1×101×0× ×× 图解5.14 (1) & CP 1 D D SR SL CP D0D1D2D3 74194 M M 1 0 1 & &1 CR CR Q 0 Q 1 Q 2 Q 3 ≥1 图解5.14 (2) 5.10用74LS293及其它必要的电路组成六十进制计数器,画出电路连接图。 [解]74LS293为异步2-8-16进制集成计数器,需要两片级联实现60进制计数器。 方法一: 全局反馈清零 (1)N=60,Sn=[60]D=[00111100]B (2) 1 FRRQQQQQ 01025432 (3)画电路连接图 & CP CP 0 CP 1 R01R02 74293 Q0Q2Q 1Q 3 CP 0 CP 1 R01R02 74293 Q 0Q1Q2Q 3 Q0Q1Q2Q3Q4Q5Q6Q7 图解5.15 (1) 方法二: 局部反馈清零 (1)N60610N2N1 S20110,Sn11010 n (2) 1 FRRQQQ 2010221 1 FRRQQQ 1010231 (3)画电路连接图 R01R02R01R02 CP CP0CP0 74293 74293 CP 1 Q 0Q1Q2Q3 CP 1 Q0Q1Q2Q3 Q0Q1Q2Q3Q4Q5Q6Q7 图解5.15 (2) 5.11图题5.16为由74LS290构成的计数电路,分析它们各为几进制计数器。 图题5.16 [解] (1)CP→CP1,仅Q3Q2Q1作输出,反馈连线Sn=011,故为3进制计数器。 (2)CP→CP1,Sn=100,故为4进制计数器。 (3)CP→CP0,Q0→CP1,Q3Q2Q1Q0输出均有效,Sn=1001,故为9进制计数器。 (4)CP→CP0,Q0→CP1,Sn=1000,故为8进制计数器。 5.8.A (1)试用计数器74LS161及必要的门电路实现13进制及100进制计数器; (2)试用计数器74LS160实现 (1)中的计数器。 [解] (1)①用反馈清零法实现13进制计数器 N13 1 CTP CTT D 0D1D2D3 74161 CO LD1 S n 1101 CP CP Q 0Q1Q2Q3 CR 1 FCRQQQQ 320 & 图解5.16A (1) 逻辑图见图解5.16A (1)。 ②用全局反馈清零法实现100进制计数器 N100 S[N]01100100 nB 1 CTP CTT D0D1D2D3 74161 CO LD CTP CTT D0D1D2D3 CO 74161LD1 1 FCRQQQQ 652 CPCPCRCP Q0Q1Q2Q3 & Q 0Q1Q2Q3 CR 逻辑图见图解5.16A (2)。 (2)①13进制计数器 Q0Q1Q2Q3Q4Q5Q6Q7 N13 图解5.16A (2) S n 00010011 1 FCRQQQQ逻辑图见图解5.16A(3)。 410 1 CT CT P T D 0D1D2D3 74160 CO LD 1 CT P CT T D 0D1D2D3 CO 74160LD1 CPCPCRCP Q0Q1Q2Q3 Q 0Q1Q2Q3 CR &②100进制计数器 Q0Q1Q2Q3Q4Q5Q6Q7 图解5.16A(3) 5.12(g) 因为74160是10进制计数器,所以无需反馈而自然实现100进制计数器。 逻辑图见图 解5.16A(4)。 图解5.16A(4) 5.9.用计数器74193构成8分频电路,在连线图中标出输出端。 [解]74193为同步可逆16进制集成计数器。 要得到8分频,只需从Q2输出即可。 1 CP CRLDD0D1D2D3 CPU BO CPD74193 CO Q0Q1Q2Q3 f图解5.17 5.10.计数器74LS293构成电路如图题5.18所示,试分析其逻辑功能。 图题5.18 [解]电路为全局反馈,且复位信号为异步操作。 故可直接读反馈连线的反馈态: SQ7Q6Q5Q4Q3Q2Q1Q010001000。 所以,电路为136进制计数器。 n 5.19计数器74LS290构成电路如图题5.19所示,试分析该电路的逻辑功能。 图题5.19 [解]由图可知,电路为全局反馈,根据反馈连接可得反馈态 SQ6Q5QQ4Q3Q2Q110000010 n 由于74290为十进制计数器,Sn应按8421BCD码考虑。 所以,该电路为异步42进制 BCD码加法计数器。 5.20计数器74161构成电路如图题5.20所示,试说明其逻辑功能。 图题5.20 [解]由图可知,74161 (1)的CO输出控制着74161 (2)的CTP和CTT,而74161 (2)的输 出CO又作为反馈控制预置信号,又CO=Q3Q2Q1Q0CTT,因此,两片计数器的满状态和预 置状态即为计数器的结束和初始状态。 故 N(S1)S(11111111)1(00111100)196 n-10BB 所以,该电路为同步196进制计数器。 5.21试分析图题5.21所示用计数器74163构
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数电第 习题 解答 张克农版