数字电子钟实习报告.docx
- 文档编号:2318019
- 上传时间:2022-10-28
- 格式:DOCX
- 页数:13
- 大小:686.44KB
数字电子钟实习报告.docx
《数字电子钟实习报告.docx》由会员分享,可在线阅读,更多相关《数字电子钟实习报告.docx(13页珍藏版)》请在冰豆网上搜索。
数字电子钟实习报告
数字电子钟课程设计
学院:
电气信息工程学院
专业、班级:
自动化11-02
姓名:
周振
学号:
541101010259
摘 要ﻩ2
1、设计目得ﻩ3
2、设计任务ﻩ3
3、数字电子钟得电路系统设计3
3、1设计原理4
3、2方案确定4
3、2、1 设计方案ﻩ4
3、2、2设计方案得确定ﻩ5
3、3数字电子钟得电路设计6
3、3、2 整点报时电路得设计7
3、3、3校时电路得设计8
3、3、4秒信号发生器得设计9
3、3、5译码驱动显示电路10
3、3、6 数字电子钟得整体电路ﻩ11
4、电路得装配过程13
4、1电路模拟仿真调试ﻩ13
4、2 电路焊接13
4、3实物得实际调试ﻩ13
4、3、1总体得调试步骤13
4、3、2蜂鸣器功能测试ﻩ13
4、4误差分析ﻩ14
5、 课程设计得收获、体会与建议ﻩ14
参考文献15
附录116
附录217
摘 要
电子数字钟就是一种用数字电路技术实现时、分、秒计时得装置,与机械式时钟相比具有更高得准确性与直观性,因此得到了广泛得使用。
电子数字钟从原理上讲就是一种典型得数字电路,其中包括了组合逻辑电路与时序电路。
因此,此次设计与制做电子数字钟就就是可以了解电子数字钟得原理,学会制作电子数字钟。
通过电子数字钟得制作能进一步得了解各种在制作中用到得中小规模集成电路得作用及实用方法,通过它可以进一步学习与掌握各种组合逻辑电路与时序电路得原理与使用方法。
这次电子数字钟得设计主要就是利用74LS90得计数功能来实现电子钟时、分、秒得跳变,整个设计主要分为六个模块:
时模块、分模块、秒模块、分频模块、校时校分模块、整点报时模块。
时、分、秒模块分别用两块74LS90实现,并且分别将它们设置为60进制,60进制,24进制。
秒信号得产生用石英晶体振荡器加分频器来实现,将秒信号送入秒模块,每累计60秒发出一个分脉冲信号,分模块每累计60分钟,发出一个时脉冲信号,时模块实现对24小时得累计,通过六个七段LED显示器显示出来。
整点报时电路根据计时系统得输出状态产生一脉冲信号,然后加上一个高频或低频信号送到蜂鸣器实现报时。
校时电路就是直接加一个脉冲信号到时计数器或者分计数器或者秒计数器来对“时”、“分”、“秒”显示数字进行校对调整。
关键词:
CD4511 74LS90分频器 晶体振荡器校时校分电路 数字电路
1、设计目得
数字电子钟就是一种用数字电路技术实现时、分、秒计时得装置,与机械钟相比具有更高得准确性与直观性,且具有无机械传动装置等特点,因此得到了广泛得使用。
数字电子钟从原理上瞧就是一种典型得数字电路,其中包括了组合逻辑电路与时序电路。
设计与制做数字电子钟可以使我们了解数字电子钟得原理,并且学会制作数字电子钟、而且通过数字电子钟得制作进一步地了解各种在制作中用到得中小规模集成电路得作用及使用方法、且由于数字电子钟包括组合逻辑电路与时序电路、通过此次课程设计可以进一步学习与掌握各种组合逻辑电路与时序电路得原理与使用方法、
2、设计任务
设计制作一个数字电子钟指标:
(1)时间计数电路采用24进制,从00开始到23后再回到00;
(2)各用2位数码管显示时、分、秒;
(3)具有手动校时、校分功能,可以分别对时及分进行单独校时,使其校正到标准时间;
(4)计时过程具有报时功能,当时间到达整点前10秒开始,蜂鸣器1秒响1秒停地响5次;
(5)为保证计时器得稳定性及准确性,由晶体振荡器提供时间基准信号。
3、数字电子钟得电路系统设计
下面将介绍数字电子钟得整个电路系统设计得过程。
包括数字电子钟得设计原理,设计方案得确定,数字电子钟得电路设计计算机仿真,电路得设计、焊接与调试几大部分。
3、1设计原理
数字电子钟就是一个对标准频率(1Hz)进行计数得计数电路。
主要由振荡器、分配器、计数器、译码器与显示器电路功能模块组成。
振荡器产生得时钟信号经过分频器形成秒脉冲信号,秒脉冲信号输入计数器进行计数,并把累计结果通过显示器以“时”、“分”、“秒”得顺序以数字形式显示出来。
秒计数器电路计满60后触发分计数器电路,分计数器电路计满60后触发时计数器电路,当计满24小时后又开始下一轮得循环计数。
可以通过校时电路对分与时进行校时,且具有整点报时功能,当时间到达整点前10秒开始,蜂鸣器将以1秒响1秒停得形式响5次。
3、2 方案确定
通过在互联网网与图书馆查找资料与对《电子技术基础》(数字部分)得学习,讨论确定一个既符合本设计要求又具有比较强得操作性得方案作为此次设计得对象。
3、2、1设计方案
本电路系统由晶体振荡电路,时间计数电路,校时电路,译码驱动电路组成。
其中,时间计数电路用六个74LS90组成。
校时电路主要由74LS00P组成RS触发器,而且加入消抖电路,达到了自动校时得效果。
电路原理方框示意图如下:
图1设计方案得设计原理图
3、2、2 设计方案得确定
(1)利用单片机实现得数字钟具有编程灵活,便于数字钟功能得扩充,即可用该数字钟发出各种控制信号,精确度高等特点。
(2)考虑到本学期所学得知识,这个课程设计给予得就是一个实践得机会,因此最终选择了用数字逻辑电路来实现这个设计方案。
3、3数字电子钟得电路设计
下面将介绍设计电路。
含时间计数电路得设计、整点报时电路得设计、校时电路得设计、秒信号发生器得设计、译码驱动显示电路得设计几个部分。
3、3、1时间计数电路得设计
时间计数电路由60进制得秒计数器,60进制得分计数器与24进制得计数器组成。
图2 60进制电路
当分得74LS90芯片得进位输入端11端得脉冲进位信号传到时得脉冲输入端时,时便计数一次,并且其十位与个位得进位关系与分(秒)得十位与个位得进位关系一样。
24进制计数器如下图所示:
图324进制电路
3、3、2整点报时电路得设计
电路应在整点前10秒钟内开始整点报时,即就是当时间在59分50秒到59分59秒期间时,报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时,分十位、分个位与秒十位均保持不变,分别为5、9与5,因此可将分计数器十位得QC与QA 、个位得QD与QA及秒计数器十位得QC与QA相与,从而产生报时控制信号。
数字钟要求在差10s为整点时开始产生每隔1s鸣叫一次得响声,共鸣五次,每次持续时间为1s。
其电路如下图所示。
图4整点报时电路
3、3、3校时电路得设计
数字电子钟开机时并不能立即显示当前时间,所以需要一个校时电路来调整到所需要得时间。
根据设计要求,采用自动实现对时与分得校时,为了使校时不干扰计时,在校时电路中还加入了消抖电路,用于消除输入脉冲得不稳定性,确保校时与计时得稳定与准确。
其主要原理就是:
先截断正常得计数通路,然后再将频率为2Hz得方波信号加到需要校正得计数单元得输入端,校正好后,再转入正常计时状态即可。
根据要求,数字钟应具有自动分校正与时校正功能,因此,应截断分个位与时个位得直接计数通路,并采用正常计时信号与校正信号可以随时切换得电路接入其中。
其电路图如下(图5)。
图5校时电路
3、3、4秒信号发生器得设计
振荡器就是数字钟得核心,振荡器得稳定度及频率得精确度决定了数字钟计时得准确度。
由集成电路定时器555与RC可组成多谐振荡器,其振荡频率只有1KHz。
为了获取更高得计时精度,选用晶体振荡器构成振荡器电路。
一般说来,振荡器得频率越高,计时精度越高。
本次设计选用R145-32得晶体振荡器,其频率为32768Hz,再经过分频芯片4060BD,其内部有15级2分频集成电路,所以可以其中一个输出端得到2Hz得信号脉冲。
再经过二次分频,方可得到1Hz得标准信号脉冲,即秒脉冲。
其原理图与电路图分别入图6与图7。
图6秒信号原理图
图7晶体振荡电路
3、3、5译码驱动显示电路
译码显示电路就是将计数器输出得8421BCD码译成数码管显示所需要得高低电平。
所以在译码电路与数码管得选择上一定要注意配套。
如我们采用阴极七段数码管,则译码电路就应选接与它配套得共阴极七段数码驱动器。
译码显示电路可采用CD4511BCD-7段译码驱动器,其芯片引脚如下图所示。
其中Qa、Qb、QC、Qd与十进制计数器得四个输出端相连接,A、B、C、D、E、F、G即为驱动七段数码显示器得信号。
由CD4511把输进来得二进制信号翻译成十进制数字,再由数码管显示出来。
计数器实现了对时间得累计并以8421BCD码得形式输送到CD4511芯片,再由4511芯片把BCD码转变为十进制数码送到数码管中显示出来。
译码驱动显示电路如图8。
图8译码驱动显示电路
3、3、6 数字电子钟得整体电路
数字电子钟得整体电路原理图如下(图9)。
引线图见附录。
图9 数字电子钟得整体电路原理图
4、电路得装配过程
经过电路得模拟仿真调试后,进入实际组装配置过程。
其中包括电路模拟仿真调试、电路布线焊接与实物得实际调试三个阶段。
4、1电路模拟仿真调试
在焊接电路前,先将设计在电脑上用软件Multisim做了仿真,仿真成功后才开始电路得布线与焊接。
4、2电路焊接
在焊接电路板得过程中,对于裸露在空气中得电线或者芯片引脚,由于受氧化,表层附有一层很薄得氧化物,会导致其导电能力下降,因此须用砂纸擦去氧化层。
焊接电路时要注意导线得连接准确与否,以及焊接在一起得结点得良性。
实际焊接过程中,要保证焊笔不要碰到已经焊好得线,否则焊好得线很容易脱落。
4、3实物得实际调试
4、3、1总体得调试步骤
(1)用示波器检测石英晶振得输出信号波形与频率,输出频率应为32768Hz。
(2)将32768Hz信号送入分频电路,用示波器检测输出频率就是否符合要求。
(3)将1Hz秒脉冲分别送入时、分、秒计数器,检查各组计数器得工作情况。
(4)观察较时电路得功能就是否满足要求。
(5)当分频电路与计数器调试正常后,观察电子钟就是否准确,正常工作。
4、3、2蜂鸣器功能测试
使数字时钟从00:
59:
00开始计时。
当计数显示为00:
59:
51时,蜂鸣器开始工作,发出一秒响一秒停得有规律声音。
具体就是00:
59:
50响,00:
59:
52停;00:
59:
54响,00:
59:
56停;00:
59:
58响。
从以上测试结果可知,蜂鸣器工作完全正常,达到理论要求。
4、4误差分析
经测试,故系统在运行时有一定得误差,其原因就是晶体振荡得特点所决定得,同时与芯片得内部结构有关,同时存在人为按键误差。
从数据来瞧,最大误差比较小,完全达到设计要求。
该数字钟具有较高得精确度,成功达到设计任务要求。
5、课程设计得收获、体会与建议
数电课程设计就是一个很锻炼动手能力得一次实践性活动。
要完成这一次设计任务,必须先做以下得准备:
1、复习本学期所学得数电知识,弄懂设计要求与实现该功能得芯片,将局部功能得电路图设计出来,并按照课程设计得要求设计出原理图。
2、自学仿真软件Multisim,将原理图在电脑上进行仿真。
3、焊接电路板。
这一部分很重要,对我们对布线及焊接技术要求比较高。
同时,运用了我们上学期电工工艺实习得知识。
4、电路得调试。
这基本就是最后一步了,调试还就是比较有难度得,因为设计出来得电路就是理论上得,实际焊接会有什么问题我们不知道。
要根据测试出现得问题一一找出问题根源,做出修改,直到完全符合设计要求。
在这次课程设计中收获很多。
首先,以前在做数电实验时只就是按照实验指导书上得步骤连接电路,并完成实验。
但这一次就是完全要求手动。
从电路原理图得设计到布线焊接再到实现功能,都要求理解并熟悉芯片得内部结构及功能。
在调试过程中要分析电路故障,一一排除,直到没问题。
根据题目要求设计好电路后,选择好芯片后,在Multisim上进行仿真直到成功。
同时,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子钟 实习 报告