微机原理.docx

微机原理.docx

《微机原理.docx》由会员分享，可在线阅读，更多相关《微机原理.docx（27页珍藏版）》请在冰豆网上搜索。

微机原理

一、计算机基础知识

（1）.各进制数的转换

二进制----十六进制----十进制

例：

（101.101）2转换成十进制。

按公式展开：

例：

（11.375）10转换成二进制。

整数部分：

小数部分：

整数部分：

除2取余；

小数部分：

乘2取整。

●二进制数→十六进制数：

每四位二进制数来表示一个十六进制数

（2）.BCD码、ASCII码的表示

8421BCD码:

四位二进制代码来表示一个十进制数

采用7位二进制代码来对字符进行编码。

常用的ASCⅡ字符：

0—9的ASCⅡ码30H—39H

A—Z的ASCⅡ码41H—5AH

a—z的ASCⅡ码61H—7AH

（3）.原码、补码、反码、补码运算

1、无符号数：

一个八位二进制数都用来表示数的大小，没有正负之分。

2、有符号数：

只用八位中的低7位用来表示大小，而最高位表示符号，符号位为0表示正数，符号位为1表示负数

3、连同符号位一起数值化了的数，称为机器数

4、机器数所表示的真实的数值，称为真值。

5、原码（[X]原）：

正数的符号用0表示，负数的符号位用1来表示。

6、反码（[X]反）：

正数的反码与原码相同，如负数，则其反码是符号位保持不变，而其它位按位取反（1变0，0变1）。

7、补码（[X]补）：

如果是正数，则补码与原码相同，如是负数，则是符号位保持不变，而其它位按位取反，在最末位加1

8.特殊数10000000

该数在原码中定义为：

-0

在反码中定义为：

-127

在补码中定义为：

-128

对无符号数：

（10000000）２=128

对8位二进制数：

原码：

-127~+127

反码：

-127~+127

补码：

-128~+127

二、计算机基本组成电路

1存储器分类

•按用途分类

（1）内部存储器（内存）

　　　内存空间由地址线条数计算

　　　如38632位地址线232＝4GB

（2）外部存储器（外存）

　　　软盘　硬盘　磁带　光盘U盘

•按存储器的性质分类

（1）RAM（RandomAccessMemory）

－静态RAM（StaticRAM）：

其存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失,但集成度低。

－动态RAM（DynamicRAM）：

存储单元电路以电容为基础,电路简单,集成度高,功耗低,因电容漏电,需定时刷新。

（2）ROM（ReadOnlyMemory）

－掩模式ROM

－熔炼式可编程的PROM

－可用紫外线擦除、可编程的EPROM

－可用电擦除、可编程的E2PROM

－闪速存储器（FlashMemory）在掉电情况下可长期保存信息,原理上看象ROM,但又能在线进行擦除与改写,功能上象RAM,因此兼有E2PROM和SRAM的优点。

2总线

在计算机中，各个部件之间传送信息的公共连线称为总线。

总线标准：

指芯片之间、扩展卡之间以及系统之间，通过总线进行连接和传输信息时，应该遵守的一些协议与规范。

（1）总线分类：

按总线的层次结构分为

•内部总线：

微机系统中速度最快的总线，主要在CPU内部，连接CPU内部部件，在CPU周围的小范围内也分布该总线，提供系统原始的控制和命令。

•元件级总线

•系统总线/I/O通道总线提供主机系统与外设之间的信息通道。

（ISA，PCI、AGP）

•外部总线是微机与微机，微机与外设之间进行通信的总线。

（USB，SCSI）

按总线功能或信号类型划分为：

1）数据总线（DataBus）

☐CPU与存储器及外设交换数据的通路

☐双向、三态

☐位数与微处理器的位数相同

2）地址总线（AddressBus）

☐CPU用来向存储器或I/O端口传送地址

☐单向（CPU发出）

☐位数（n）决定了CPU可直接寻址的内存容量（2n）

3）控制总线（ControlBus）

☐用来传输控制信号

☐由两种方向的单向控制信号组

3.三态输出电路的逻辑表

E

A

G2

G1

T1

T2

B

1

0

1

0

截止

导通

0

1

0

1

导通

截止

1

0

0

0

0

截止

截止

高阻

1

0

0

截止

截止

高阻

三、现代技术在微机中的应用

（1）流水线技术

它是一种同时进行若干操作的并行处理方式。

1、工作原理

在CPU内增加一个寄存器队列,用来存放预取指令,使得CPU能同时进行取指令和执行指令.把取指和执指操作重叠进行.程序中的指令仍是顺序执行,在当前指令尚未执行完成时,提前启动另一操作.

作用:

从整体看加快了指令流进程，提高了整体处理速度。

（2）高速缓冲存储器

1、结构：

在主存储器和CPU之间的一个容量相对较小的高速存储器。

2、工作原理：

程序运行的所有信息存放在主存储器内，而高速缓冲存储器中存放的是当前使用最多的程序代码和数据，即主存中部分内容的副本。

CPU访问存储器时，首先在Cache中寻找，若寻找成功，通常称为“命中”，则直接对Cache操作；若寻找失败，则对主存储器进行操作，并将有关内容置入Cache。

3、作用：

“为了提高CPU访问主存的速度”或：

“为了解决CPU与主存之间的速度匹配问题”。

（3）虚拟存储器

虚拟存储器是建立在主存-辅存物理结构基础之上，由附加硬件装置及操作系统存储管理软件组成的一种存储体系，它将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。

四、微处理器

1.8086/8088CPU的结构

（1）BIU总线接口部件

一、功能:

责与存储器、IO端口传送数据。

二、组成

（1）段寄存器用于存放逻辑段的段基地址

☐CS代码段寄存器与代码段有关，代码段用于存放指令代码

☐DS数据段寄存器与数据段有关

☐ES附加段寄存器与附加段有关,

用来存放操作数

☐SS堆栈段寄存器与堆栈段有关，用于存放返回地址，保存寄存器内容

（2）16位指令指针寄存器IP

Ø存放指令码的偏移地址。

Ø程序运行过程中，IP始终指向下一次要取出的指令偏移地址。

ØIP要与CS寄存器相配合才能形成真正的物理地址。

（3）20位地址加法器:

生20位物理地址

（4）六字节的指令队列:

放从内存中取出的多条指令

三、BIU工作过程

•CS和IP形成20位地址送地址总线、送出MEM读信号、取指令到指令队列待用（6字节）

•当EU取走指令，则自动调整指针并补充读入，如队列满，则空闲

•如指令中需访问MEM或IO，则BIU根据EU给出的逻辑地址形成20位物理地址，由BIU负责读/写

•修改IP寄存器，如CALL指令，则把当前指令的下一条指令的IP入栈，并清队列，根据新地址取6个字节待用，JMP相类似

•总线控制部件发出总线控制信号，完成MEM或IO的读写

（2）EU执行部件

一、功能:

责指令的执行。

将指令译码并利用内部的寄存器和ALU对数据进行所需的处理。

二、组成

•通用寄存器：

AXBXCXDX

•专用寄存器：

SIDISPBP

•算逻部件ALU

•标志寄存器FR（程序状态字PSW）

•EU控制器，取指控制及时序控制

1）四个通用寄存器（16位）

①AX累加器:

多用于存放中间运算结果。

②BX基址寄存器:

间接寻址中用于存放基地址

③CX计数器:

在循环或串操作指令中存放循环次数或重复次数；

④DX数据寄存器:

32位乘除法运算时，存放高16位数；在间接寻址的I/O指令中存放I/O端口地址。

2）四个专用寄存器（16位）

①BP（BasePointer）基址指针:

用于访问堆栈时存放堆栈单元的偏移地址。

②SP（StockPointer）堆栈：

内存中的一个特殊的区域，数据按先进后出、后进先出进行操作。

③SI（SourcePointer）源变址寄存器

④DI（DestinationPointer）目的变址寄存器

3）标志寄存器FR

•状态标志OF，SF，ZF，AF，PF，CF

　　用以表示算术或逻辑结果的某些极为有用的特征。

•控制标志DF，IF，TF　　

用以控制CPU的某些操作方式。

三、EU工作过程

（1）发出控制信号，从指令队列中取出指令译码，完成执行

（2）算逻部件ALU完成算术运算和逻辑运算，改写FR

2.存储器结构：

物理地址、逻辑地址

一、存储器的分段

•20位地址：

寻址空间220=1M（00000-0FFFFFH）

•16位寄存器：

寻址216=64K（0000-0FFFFH）

逻辑段的概念：

段首址可灵活定义（必须是16的整倍数），段内的最大空间为64K，最多可分16个段，段与段可以交差甚至重叠。

二、存储器中的逻辑地址和物理地址

•逻辑地址由段地址和偏移地址两部分组成2000：

0304

•物理地址就是实际的地址。

如在1M字节的地址空间中的每一个存储单元用一个唯一的20位二进制数表示的地址

物理地址=段基址＊16+偏移地址

3.8086/8088CPU的引脚信号和工作模式

☐最小模式：

也称“单处理器系统”，即在系统中只有一个8086处理器，全部的系统总线信号均由8086直接产生。

总线控制逻辑减到最少，故称最小模式。

☐最大模式：

也称“多处理器系统”，即系统中包含两个或多个处理器，其中一个为主处理器（8086），其他的处理器为“协处理器”（CO－Processor），协助主处理器工作。

一、地址和数据线

1、AD15～AD0（AddressDataBus）

☐数据/地址复用,地址需锁存（T1,ALE）

☐20位内存地址的低16位

☐16位I/O地址

2、A19／S6～A16／S3P80表4-2

☐地址/状态

☐20位内存地址的高4位/运行状态

☐在访问存储器的第一个时钟周期输出高4位地址A19～A16

3、BHE／S7（BusHighEnable／Status）:

8位数据允许/状态

二、控制和状态线（与工作模式无关的信号线）

1、NMI（Non-MaskableInterrupt）

☐非屏蔽中断请求，输入、上升沿有效

☐有效时，表示外界向CPU申请不可屏蔽中断

☐该请求的优先级别高于INTR，并且不能在CPU内被屏蔽

☐当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务

2、INTR（InterruptRequest）

☐可屏蔽中断请求，输入、高电平有效

☐有效时，表示请求设备向CPU申请可屏蔽中断

☐该请求的优先级别较低，并可通过关中断指令CLI清除标志寄存器中的IF标志、从而对中断请求进行屏蔽

3、RD（Read）

读控制，输出、三态、低电平有效

有效时，表示CPU正在从存储器或I/O端口读入数据

4、CLK（Clock）－时钟信号

系统通过该引脚给CPU提供内部定时信号。

8088的标准工作时钟为5MHz

5、RESET－复位信号

☐输入、高电平有效

☐该信号有效，将使CPU回到其初始状态；当他再度返回无效时，CPU将重新开始工作

☐8088复位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0H

6、READY--存储器或I/O口就绪

☐输入、高电平有效

☐在总线操作周期中，8088CPU会在第3个时钟周期的前沿测试该引脚；如果测到高有效，CPU直接进入第4个时钟周期；如果测到无效，CPU将插入等待周期Tw；

☐CPU在等待周期中仍然要监测READY信号，有效则进入第4个时钟周期，否则继续插入等待周期Tw。

7、TEST－测试

☐输入、低电平有效

☐该引脚与WAIT指令配合使用，当CPU执行WAIT指令时，在每个时钟周期对该引脚进行测试：

如果无效，则程序继续测试；如果有效，则程序恢复运行，则WAIT指令使CPU产生等待，直到引脚有效为止

8、MN/MX

接+5V（最小模式）或接地（最大模式）

9、GND和VCC

一、最小工作模式下的控制线

1、INTA（InterruptAcknowledge）

☐可屏蔽中断请求应答，输出，电平触发

☐每个指令周期的最后一个时钟检测此信号，如有效且IF=1（即允许中断）则响应中断；指令CLI可清IF=0，即中断屏蔽。

2、ALE（AddressLatchEnable）

☐地址锁存允许，输出、高电平有效

☐ALE引脚高有效时，表示复用引脚AD15～AD0和A19/S6～A16/S3正在传送地址信息

☐系统利用ALE引脚将地址锁存起来

3、DEN（DataEnable）

☐数据允许信号，输出，低电平有效

☐为总线收发器8286提供一个控制信号，表示CPU当前准备发送或接收一项数据。

4、DT/R（DataTransmit/Receive）

☐数据收发控制信号，输出，

☐CPU通过该引脚发出控制数据传送方向的控制信号，在使用8286/8287作为数据总线收发器时，此信号用以控制数据传送的方向，当该信号为高电平时，表示数据由CPU经总线收发器8286/8287输出，否则，数据传送方向相反。

5、M/IO（Memory/InputandOutput）

☐存储器和I/O端口选择信号，输出

☐当该引脚输出低电平时，表明CPU要进行I/O端口的读写操作，低16位地址总线上出现的是I/O端口的地址；当该引脚输出高电平时，表明CPU要进行存储器的读写操作，地址总线上出现的是访问存储器的地址。

6、WR（Write）

☐写控制信号，输出，低电平有效

☐与M/IO配合实现对存储单元、I/O端口所进行的写操作控制。

一、8086/8088的中断的分类：

1、硬件中断：

外部硬件产生的

两类：

非屏蔽中断（NMI）

可屏蔽中断（INTR）

2、软件中断：

软件指令产生的中断。

它是为处理程序运行过程中产生的一些意外情况或调试程序而提供的中断，又称内中断。

三类：

INT指令CPU出错调试

非屏蔽中断NMI

从NMI引脚进入的中断，不受IF的影响，通常用于处理紧急/灾难性事件，中断类型码为2。

ØRAM奇偶校验错PCK

ØI/O通道校验错I/OCHCK

Ø协处理器8087运算错INT

可屏蔽中断INTR

从INTR引脚进入的中断，受IF位的控制。

二、中断向量

中断向量是中断处理子程序的入口地址，每个中断类型对应一个中断向量。

8086/8088中断向量表

一个中断向量在存储器中的第一个单元的地址为：

中断号＊４

三、硬件中断

四、可屏蔽中断的响应过程

五、中断处理子程序的结构模式

六、软件中断

五、指令系统和程序设计

1.指令系统（常用指令功能）

（1）传送类指令表5-1P115

（2）算术运算指令表5-3P120

（3）逻辑运算指令表5-6P125

（4）串操作指令表5-7P129

（5）转移类指令表5-11P133

（6）处理机指令表5-12P135

2.编写程序段

3.常用伪指令的功能

4.系统的功能调用

六、输入输出接口

1.并行通信和串行通信的特点

一、并行通信

并行通信：

把一个字符的各数位用几条线同时进行传输。

特点：

速度快，信息率高

应用：

适合于外部设备与微机之间进行近距离、大量和快速的信息交换

例如：

微机与并行接口打印机、磁盘驱动器、系统板上各部件之间，接口电路板上各部件之间。

二、并行接口

并行接口：

实现并行通信的接口

如：

输出接口、输入接口、输入/出接口（同时输入/出接口，双向输入/出接口）

1、并行接口的输入过程

2、并行接口的输出过程

一、串行通信线路的工作方式

◆串行通信：

将数据分解成二进制位用一条信号线，一位一位顺序传送的方式

◆串行通信的优势：

用于通信的线路少，因而在远距离通信时可以极大地降低成本

◆串行通信适合于远距离数据传送，也常用于速度要求不高的近距离数据传送

◆PC系列机上有两个串行异步通信接口,键盘、鼠标器与主机间采用串行数据传送

串行通信的特点：

串行通信时的数据、控制和状态信息都使用同一根信号线传送

收发双方必须遵守共同的通信协议（通信规程），才能解决传送速率、信息式、位同步、字符同步、数据校验、逻辑电平转换（RS-232C接口）等问题。

二、串行接口

1、串口的基本任务

（1）进行串，并转换

（2）实现串行数据格式化

（3）可靠性检验

（4）实施接口与端口设备之间联络控制

2、串口电路的组成

（1）内部有四个寄存器：

控制寄存器、状态寄存器、数据输入寄存器、数据输出寄存器

（2）数据线

（3）联络信号线

（4）地址线与片选线

（5）串并转换和并串转换

二：

入/输出的控制方式

1、程序控制方式

（1）无条件传送方式：

在外部控制过程的定时是固定或是已知条件下进行的数据传送方式。

P197图8-1

优点：

软件及接口硬件简单

缺点：

只适用于简单外设，适应范围较窄

（2）条件传送方式（程序查询方式）

＊原理：

CPU通过执行程序并不断读取并测试外部设备状态，如果输入设备处于已准备好状态或输出外部设备为空闲状态时，则CPU执行输入/输出指令。

＊接口电路组成：

传送数据端口和状态端口

＊完成一次数据传送的步骤

＊优点：

较好协调主机与外设之间的时间差异；

所用硬件少。

＊缺点：

主机与外设只能串行工作，CPU效率低；

主机一个时间段只能与一个外设进行通信

2、中断控制方式

原理：

当外部设备需要与CPU进行数据交换时，由接口部件向CPU发出一个中断请求信号，CPU响应这一中断请求，便可在中断服务程序中完成数据传送，数据传送完毕CPU返回

优点：

主机可以与一个或多个外设并行工作，提高了CPU的效率。

*缺点：

执行中断服务程序时，保护断点等工作占用时间，难以满足成批快速交换数据的要求。

3、DMA控制方式（DirectMemoryAccess）

*原理：

当某一外设需要输入/输出一批数据时，向DMA控制器发出请求，DAM控制器接到这一请求后，向CPU发出总线请求，若CPU响应DMA的请求，即把总线的控制权交给DMA控制器，数据便直接在DMA控制器控制下进行操作。

当数据传送完毕后，DMA控制器再向CPU发出结束请求，CPU响应这一请求，便收回总线控制权。

优点：

数据传送速度快，是高速外设与主机之间成批交换数据的有效方式。

*局限性，适合外设不多的微小型计算机系统

4、输入/输出处理机控制方式（IOP方式）

*原理：

当CPU需要进行输入/输出操作时，只需在存储器中建立一个规定格式的信息块，设置好需要执行操作的有关参数，然后把这些参数送入IOP，IOP即会执行输入/输出操作，数据传送完成后通知CPU。

*特点：

由专门的输入输出处理机来管理外设，提高主机的工作效率。

应用于大、中型计算机系统或分布式计算机系统。

3.可编程并行通信接口芯片8255A

一、8255A芯片内部结构及其功能

1、并行输入/输出端口A、B、C

端口A：

输出锁存/缓冲、输入锁存器

端口B：

输出锁存/缓冲、输入缓冲器

端口C：

输出锁存/缓冲、输入缓冲器，C口分成两个四位的端口，分别与A口和B口配合，以输出控制信号和从外部输入状态信号。

2、A组和B组控制部件

A组控制部件控制A口和C口的高4位

B组控制部件控制B口和C口的低4位

3、数据总线缓冲器

　输出时，将控制字或数据通过数据缓冲器传送到8255A。

　　输入时，8255A可将状态信息或数据通过总线缓冲器向CPU输入。

4、读/写控制部件

功能：

8255A内部完成读/写控制功能的部件，接收CPU的控制指令，并根据它们向片内各功能部件发出操作命令。

（信号CS、RD/WR、RESET、A1A0）

二、8255A芯片的控制字及其工作方式

1、控制字

（1）方式控制字

作用：

指定8255A的工作方式及其方式下3个并行端口（PA、PB、PC）的功能。

格式：

8位，其中最高位是特征位，其余各位定义根据用户的设计要求填写1或0。

（2）按位置位/复位命令

作用：

指定PC口的某一位（某一个引脚）输出高平或低电平。

格式：

8位，其中最高位是特征位0，其余各位根据用户的设计要求填写1或0.

2、工作方式

方式0：

基本输入输出方式

适用于无条件传送和查询方式的接口电路

方式1：

选通输入输出方式

适用于查询和中断方式的接口电路

方式2：

双向选通传送方式

适用于与双向传送数据的外设

适用于查询和中断方式的接口电路

8255A的工作方式与端口有关，PA口有三种方式（0方式、1方式、2方式），PB口和PC口只有两种方式（0方式、1方式）。

特点：

①8255A中各端口为基本输入/输出方式

②8255A分成彼此独立的两个8位和两个4位并行口，由控制字中D4D3D1D0位的不同取值可定义方式0的16种工作方式的组合。

③不设置专用的联络信号，所以此方式下的数据传送只能选择程序控制方式（无条件和查询）

④用查询方式传送，C口的信号线可由用户任意选定作应答用的控制线和状态线

⑤单向的I/O口

芯片：

8259A8253

1．8086是多少位的微处理器？

为什么？

答：

8086是16位的微处理器，其内部数据通路为16位，对外的数据总线也是16位。

2．EU与BIU各自的功能是什么？

如何协同工作？

答：

EU是执行部件，主要的功能是执行指令。

BIU是总线接口部件，与片外存储器及I/O接口电路传输数据。

EU经过BIU进行片外操作数的访问，BIU为EU提供将要执行的指令。

EU与BIU可分别独立工作，当EU不需BIU提供服务时，BIU可进行填充指令队列的操作。

3．8086/8088微处理器内部有那些寄存器，它们的主要作用是什么？

答：

执行部件有8个16位寄存器，AX、BX、CX、DX、SP、BP、DI、SI。

AX、BX、CX、DX一般作为通用数据寄存器。

SP为堆栈指针存器，BP、DI、SI在间接寻址时作为地址寄存器或变址寄存器。

总线接口部件设有段寄存器CS、DS、SS、ES和指令指针寄存器IP。

段寄存器存放段地址，与偏移地址共同形成存储器的物理地址。

IP的内容为下一条将要执行指令的偏移地址，与CS共同形成下一条指令的物理地址。

4．在8086中，逻辑地址、偏移地址、物理地址分别指的是什么？

具体说明。

答：

逻辑地址是在程序中对存储器地址的一种表示方法，由段地址和段内偏移地址两部分组成，如1234H：

0088H。

偏移地址是指段内某个存储单元相对该段首地址的差值，是一个16位的二进制代码。

物理地址是8086芯片引线送出的20位地址码，用来指出一个特定的存储单元。

5．给定一个存放数据的内存单元的偏移地址是20C0H，（DS）=0C00EH，求出该内存单元的物理地址。

答：

物理地址：

。

6．8086/8088为什么采用地址/数据引线复用技术？

答：

考虑到芯片成本，8086/8088采用40条引线的封装结构。

40条引线引出8086/8088的所有信号是不够用的，采用地址/数据线复用引线方法可以解决这一矛盾，从逻辑角度，地址与数据信号不会同时出现，二者可以分时复用同一组引线。

7．8086与8088的主要区别是什么？

答：

8086有16条数据信号引线，8088只有8条；8086片内指