PCIE的LeCroy测试方案简介.doc
- 文档编号:231581
- 上传时间:2022-10-07
- 格式:DOC
- 页数:18
- 大小:2.30MB
PCIE的LeCroy测试方案简介.doc
《PCIE的LeCroy测试方案简介.doc》由会员分享,可在线阅读,更多相关《PCIE的LeCroy测试方案简介.doc(18页珍藏版)》请在冰豆网上搜索。
PCI-E的LeCroy测试方案简介
目录TableofContents
1 测试方案简介 6
2 测试设备及附件使用介绍 6
2.1 示波器选用及设置 6
2.2 测试夹具使用 7
2.3 测试设备的连接 8
2.4 测试码型 9
2.5 仪器校准 10
2.5.1 通道相位飘移校准 10
2.5.2 差分探头校准 11
3 PCI-E的测试原理及相关技术 11
3.1 PCI-E的测试原理 11
3.2 SSC技术 12
3.3 预加重技术 13
4 测试方法及步骤 14
4.1 简单测量模式 14
4.2 一致性测试模式 16
4.3 Checklist测试模式 17
4.4 测试方案综述 20
5 参考文献:
21
第18页,共18页
PCI-E的LeCroy测试方案简介
1测试方案简介
目前对于PCI-E,为判别其是否合乎PCI-SIG制定的规范要求,Agilent、LeCroy、Tektronix等示波器厂商,均开发出相关的测试仪器和软件进行PCI-E的一致性鉴定,由于PCI-E认证对于PCI-E的产品来说并非强制性测试,为达到产品之间使用的兼容性,PCI-E总线的一致性测试结果就作为业内人士参考的重要依据。
本文主要介绍LeCroy的PCI-E测试解决方案,即介绍如何利用LeCroy示波器来执行针对PCI-Express总线的测试。
LeCroy公司为解决PCI-E的一致性测试而开发出测试软件SDA-PCIE-G2,该软件基于PCI-SIG组织发布的最新标准(PCI-E2.0),主要应用在串行信号分析仪SDA6000A,SDA6020,SDA11000上,可以进行PCI-E2.0测试,并兼容前两个版本的测试,其设计的主要目的在于:
1.根据PCI-SIG指定的标准,对PCI-E设备进行一致性测试;2.该软件利用Intel认证的DLL并将其整和入X-Relay的软件包中,以便对关键参数进行量测。
2测试设备及附件使用介绍
2.1示波器选用及设置
由于PCI-E1.0/1.1的速率为2.5bps,PCI-SIG建议量测的示波器的带宽至少6GHz,采样速率20GSps以上,PCI-E2.0的速率达到5Gbps,示波器的带宽要求10G以上。
在采用SSC技术时候,由于SSC调制时钟的频率都相对较低,要分辨调制波形至少需要测试其两个周期以上的波形,一般推荐存储深度16M以上。
LeCroy公司推出的用于测试PCI-E信号并且可以运行SDA-PCIE-G2软件的测试仪器有:
SDA6000A,SDA6020,SDA11000,其中前二者只能用于PCI-E第一代的测试,匹配使用的是差分探头差分探头D6000,SDA11000可以用于PCI-E2.0的测试,匹配使用的探头是D11000PS,它们分别的指标如下:
SDA6000A:
SDA6020:
SDA11000:
2.2测试夹具使用
对于单板上的总线信号,可以使用差分探头直接进行测量,但是由于我们被测设备可能是主机板,也可能是一个PCI-E插卡,对于这种插卡或者插槽上的信号,PCI-SIG推出两种专门的测试夹具,分别被称为CLB(ComplianceLoadBoard)和CBB(ComplianceBaseBoard)。
CLB用来测试系统的主板,CBB用来测试插卡。
这两种夹具主要是接在计算机主板的PCI插槽上使用。
两种夹具示意图和使用方法图如下:
图1CLB夹具及测试组网示意图
CLB是测试负载板,对应的是主板测试,主要用来测试主板上的北桥或南桥芯片组,其四个边缘分别是×1,X4,X8,X16的金手指,主要是插在主板上对应槽位的PCI-E插槽上,从示波器通道引出的SMA线缆接至CLB上的对应测试点。
图2CBB夹具及测试组网示意图
CBB是测试基板,被测的插卡设备插入CBB上的对应槽位,SMA线缆从示波器接至CBB上的相应测试点。
ATXPS是CBB板的接入电源的连接器,通过外部电源对CBB板进行供电,而CLB板无需外部电源供电。
2.3测试设备的连接
使用差分探头的连接方式如下,差分探头直接点测接收端的信号:
图3使用差分探头测量时连接方式
使用SMA线缆时候,就直接将SMA探头连接示波器和测试夹具上的对应的测试点。
图4使用SMA线缆测量时的连接方式
注:
对于差分探头和SMA线缆的测试准确度,LeCroy反馈是二者大致相同。
2.4测试码型
PCI-E物理层信令的特点之一就是要内置一致型的测试码型,在PCI-E设备外接一致性的测试负载(CLB/CBB)时,将自动向链路上发送一致性测试码型,示波器通过采集分析该码型来得到信号的抖动和眼图测试结果。
测试单板内部的总线信号时,就直接用差分探头测试总线上的业务信号即可。
图5PCI-E一致性测试时使用的测试码型
2.5仪器校准
2.5.1通道相位飘移校准
为了解决不同通道之间可能存在的相位漂移,必须对通道间的相位漂移进行校准。
图6通道间相位漂移校准
1.通过T型连接器和SMA线缆将校准信号引入两个通道,使得两个通道的输入信号相同;
2.打开对应的通道的垂直设置窗口,将其中的‘Interpolation’项选为‘SinX/X’,内插方式为正弦方式;
图7通道偏移校准的垂直设置
3.选中‘Invert’项;
4.创建差分波形:
在‘Math’的下拉菜单中选‘MathSetup’,在Operator1的框中选择‘Difference’,Source1和Source2就选择所连接的通道。
创建差分波形:
5.观察示波器上显示出的信号波形,调整其中一个通道的‘Deskew’的值直至波形尽可能水平。
2.5.2差分探头校准
为了达到最佳准确度,信号将以电平最大化显示出来,至少要占满6个垂直格度。
通过‘VerticalAdujust’来调整,或者用前面板的旋钮调整。
图8差分探头校准
3PCI-E的测试原理及相关技术
3.1PCI-E的测试原理
PCI-E的一致性测试主要是针对PCI-E物理层中的电气子层的相关要求,主要分为:
眼图和抖动测试,PCI-E的信号质量测试主要是分析其眼图,眼图主要测量的是电压幅度和抖动,通过外接无源负载模拟接收端器件,通过采集3500UI的数据,并且利用这3500UI中间的250UI的信号边沿产生眼图,通过在3500UI中测量出一个UI的平均值,用该平均UI值来把中心的250个UI分割成等长的部分,被分割的这250部分已经包含了抖动的影响,然后用这250部分来生成眼图。
图9一致性眼图产生
3.2SSC技术
扩展频谱时钟是一种用于调制时钟频率的技术,采用低频的信号(30kHz和33kHz)来调制时钟信号,以便能够降低时钟中心频率处的EMI辐射噪音。
采用SSC技术,辐射的能量就不会产生2.5GHz的噪音尖峰信号,因为辐射的能量被分散到小的频率点上了。
如下图所示:
图10扩频时钟示意图
在使用SSC时候,PCI-E规范要求:
1.数据速率可以在2.5GHz额定频率的+0%~—0.5%内调制;
2.调治速率必须在30kHz-33kHz之间;
3.时钟频率精确度的+/-300ppm要求仍适用。
也就是链路两端两台设备之间最大频率差不超过600ppm。
3.3预加重技术
传输线相当与一个低通滤波器,在传输高频信号在传输的时候,信号的衰减会比较严重,为了确保接收端的信号完整性,所以引入预加重(Pre-emphasis)和去加重(De-emphasis),增强高频分量的幅度,减小非跳变位幅度,即信号跳变位的幅度将高于非跳变位的幅度,在PCI-E的规范中,定义了两种发送端的眼图模板,在对发送端进行眼图测试的时候,示波器将自动分离跳变位和非跳变位的眼图,并套用各自的模板,如下图,左边的是跳变位的眼图,右边是非跳变位的。
图11发送端眼图测试结果
图12发送端眼图要求
4测试方法及步骤
LeCroy的PCI-E测试主要有三种测试模式:
简单测试,一致性测试和Checklist测试,简单测试只是针对几个指标的测量,一致性测试根据PCI-SIG组织规定,主要包括一对眼图模板测试,一系列的抖动测试,还有比特率,电压幅度测试。
Checklist测试与一致性测试不同的就是测试项目更全面,将一致性测量整合在其中,并且测试人员可以根据自己的实际需要来需要需要的测试项目,并且测试的整个过程是自动运行的。
4.1简单测量模式
该方法主要是针对PCI-E总线的部分指标的测试,包括电压,时序,SSC的测量,并非如一致性测试模式下的严格要求。
在SDA的主菜单中选择‘PCIeMeasurement’,进入PCI-E的简单测量模式,.选择测试用的信号输入通道,在‘Measument’中选择需要测试的项目(‘Voltage’/‘Timing’/‘SSC’)即可,参考下图:
图13简单模式下的电压测量
测试项目具体包括:
ParameterNumber
Measure
Explanation
Voltage测量
P1
TransmitterDCcommonmodevoltage
TheaveragevalueofthewaveformformedbyaddingtheD+andD-signals(VCMDC=mean((D++D-)/2))
P2
Differentialpeaktopeak
outputvoltage
Measuredasthep-pvalueof
2*|D+-D-|
P3
Transmitterde-emphasisratio
Thelogoftheratioofthep-p
voltageforatransitionbitto
thep-pvoltageofanontransition
bitcomputedas20*log10(Vt/Vnt)
Timing测量
P1
TxRiseTimeD+
Transitiontime,from20%to
80%forallrisingedgesinthe
acquisition,asafractionofa
UI(1UI=400psforGen1)
P2
TxFallTimeD+
Transitiontime,from80%to
20%forallfallingedgesinthe
acquisition,asafractionofa
UI(1UI=400psforGen1)
P3
TxRiseTimeD-
Transitiontime,from20%to
80%forallrisingedgesinthe
acquisition,asafractionofa
UI(1UI=400psforGen1)
P4
TxFallTimeD-
Transitiontime,from80%to
20%forallfallingedgesinthe
acquisition,asafractionofa
UI(1UI=400psforGen1)
SSC测量
P1
SSCMin
Ratioofminimumtomax
transferrate.Passif>2.49G
UI
P2
SSCM
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCIE LeCroy 测试 方案 简介
![提示](https://static.bdocx.com/images/bang_tan.gif)