《计算机接口技术》函授部分习题参考解答.docx

《计算机接口技术》函授部分习题参考解答.docx

《《计算机接口技术》函授部分习题参考解答.docx》由会员分享，可在线阅读，更多相关《《计算机接口技术》函授部分习题参考解答.docx（25页珍藏版）》请在冰豆网上搜索。

《计算机接口技术》函授部分习题参考解答

《计算机接口技术》部分习题参考解答

第4章PC机的总线结构和时序

4－1答：

总线周期是指CPU从存储器端口或I/O端口存取一个字节所需的时间。

8088/8086基本总线周期由4个时钟周期组成。

IBMPC/XT/AT中，CPU时钟频率是4.77MHz，时钟周期是210ns。

XT机的一个基本总线周期是4个时钟周期，一个输入或输出周期是5个时钟周期。

4－2答：

在T1状态下，8088/8086CPU数据/地址线上是地址信息。

用ALE信号可将地址信息锁存起来。

数据信息在T2开始以后送出。

XT机的AD7~AD0在ALE下降沿控制锁存后送系统地址总线A7~A0。

A19/S6~A16/S3经ALE下降沿控制锁存后送系统地址总线A15~A8；CPU的AD7~AD0在8288发出的DT/!

R（数据收发控制信号）和DEN（数据允许）信号控制下，经双向总线驱动器连接到系统数据总线D7~D0，这样，实现了地址和数据及状态信号的分离，使地址信号和数据信号同时分别出现在系统地址总线和数据总线上。

（注意：

这里用符号“！

”表示逻辑非，对于信号则表示低电平有效，下同。

）

4－3答：

PC/XT机中8088的MN/!

MX引脚接地，因此工作在最大模式。

8088最大模式系统由8088CPU、8284时钟信号发生器和8288总线控制器组成。

总线控制器发出一些存储器和输出控制信号，接入系统总线后的名称为!

IOW、!

IOR、!

MEMW、!

MEMR、ALE信号，此外它还发出中断响应信号!

INTA、DT/!

R和DEN等信号。

这些信号是由CPU连接8288的S2、S1、S0三线的电平决定的。

4－4答：

8284时钟发生器的作用是将晶振信号分频，向8088及计算机系统提供符号定时要求的各种时钟信号，并产生准备好和系统复位信号。

CLK信号：

4.77MHz，提供XT机时钟频率。

PCLK信号：

2.38MHz，分频后供8253使用。

OSC信号：

14.31818MHz，供显示器使用。

RESET复位信号：

供CPU及整个系统复位用。

以上信号之间有一定的相位关系，所以不能用不同的晶振产生。

4－5答：

CS=FFFFH，IP=0000H。

4－6答：

PC/XT微机的系统总线插槽由62引脚组成。

AEN为高时，8288不能发出有效的!

IOW信号。

此时系统总线由DMA控制器控制。

4－7答：

I/OCHRDY信号是一个输入信号，用来延长总线周期以适应慢速设备的需要。

如果存储器或外部设备需要延长总线周期，应该适时地向此引脚送低电平，一般用OC门来驱动。

该低电平是外设接口或存储器接口电路提供的。

4－8答：

IOR有效表明端口地址已送上地址总线，指示外设（接口电路）应及时（必须在!

IOR上升沿之前30ns）将数据送上数据总线供CPU读取；若外设速度慢，应驱动I/OCHRDY线为低电平，让CPU插入TW周期使两者速度匹配。

!

IOW有效时表明系统地址总线上亦存在外设端口地址信号，T2周期后数据总线上将送上要写入外设端口的数据，指示外设（接口电路）应利用!

IOW的上升沿将数据锁存。

!

MEMR有效表明系统地址总线上已存在存储器单元的地址信号，存储器接口电路必须及时（在!

MEMR上升沿前30ns）将数据送上数据总线，让CPU读取。

!

MEMW有效表明系统地址总线上已存在存储器单元的地址信号，数据总线上将送上待写入存储单元的内容，指示存储器接口电路应利用其上升沿将数据写入存储单元之中。

上述这些线在CPU主控系统总线时由8288总线驱动器驱动。

这些线还可以由DMA控制器驱动。

4－9答：

AT机16位总线插槽由98引脚组成。

比XT机总线增加了8条数据线使数据总线达16位；增加了非锁存地址线8条，使系统寻址达16MB；增加了1MB以上的存储器读写控制信号、5条中断请求线和4条DMA请求线等信号线。

4－10答：

IBMPC/AT机的16位总线周期由3个微处理器时钟周期组成。

当主振频率fOSC=12MHz，CPU时钟fCLK=6MHz时，一个16位输入或输出总线周期为167ns×3≈500ns。

对8位数据端口的读写需要6个时钟周期（约1μs），其中4个是AT机自动插入的等待周期。

因此为XT机设计的I/O接口可直接应用于AT机。

4－11答：

PC系列微机的系统总线各信号引到扩展槽相应引脚上，接口卡（板）插在扩展槽中。

购买硬卡（接口板）时应注意总线的类型。

第5章输入与输出接口技术

5－1答：

数据信息由数字量、模拟量和开关量三类。

CPU与输入输出设备之间传送的信息有数据信息、状态信息和控制信息三类。

相应的传送端口称为数据口、状态口和控制口。

5－2答：

端口的编址通常有存储器映射方式和I/O映射方式。

8088/8086系统中采用的是I/O映射方式。

IBMPC系列微机中端口的地址取值范围是0～3FFFH，用到的地址线是A9~A0。

用户可用地址必须大于等于200H，并且避开已占用或表明是保留地址，即应选用教材中表5－1、表5－2中不出现的位于200～23FFH范围之内的地址。

5－3答：

一个端口作输入、一个端口作输出时，这两个端口可共用一个地址。

5－4答：

CPU和外设之间的数据传送方式通常有无条件方式、程序查询方式、中断方式和直接存储器存取方式（MDA）方式。

无条件方式适合于外设总是处于准备好的情况，例如读取开关状态或设置开关状态，控制LED显示器的显示等。

5－5答：

中断方式可以使CPU与外设并行工作，所以比起查询方式，CPU的工作效率提高了。

但中断方式仍然要由CPU通过指令来传送数据，对高速设备来说速度太慢了。

DMA方式是在DMA控制器控制下进行数据传送，速度上限主要取决于存储器的存储器的存取速度，因此中断方式传输速度不及DMA方式。

5－6解：

由于要寻址四个地址范围，选用译码器芯片比选用门电路好，电路简洁。

所以选用74LS1383-8译码器。

首先写出各地址范围地址线的逻辑电平（见表）。

译码器的输入应是地址信号以及AEN（为低）信号。

输出为CS1～CS4四条线，每线选中一个地址范围，根据74SL138得真值表，可设计译码器如图所示。

地址范围

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0

240～247H

1

0

0

1

0

0

0

×

×

×

Y0

248～24FH

1

0

0

1

0

0

1

×

×

×

Y1

250～257H

1

0

0

1

0

1

0

×

×

×

Y2

258～25FH

1

0

0

1

0

1

1

×

×

×

Y3

5－7解：

开关状态的读入及LED二级管的亮灭控制可以采用无条件传送方式，用输入输出指令来完成。

74LS244三稳态非反向八缓冲器/总线驱动器，八个缓冲器由两个控制端控制，每个控制端控制死个缓冲器，其真值表如表5－1所示。

根据真值表，CPU在执行输入指令时74LS244的控制端应出现低电平，使开关状态读入CPU；其他时间74LS244的输出端1Y1～1Y3处于高阻状态。

CPU控制总线时，AEN为低电平，输入总线周期时控信号IOR出现低电平脉冲，74LS244的端口地址译码信号由74LS138!

Y0提供，见接口电路图（题5－7图）。

74LS273是单向输出带清零端的8D触发器，其真值表如表5－2所示。

74LS273是充当输出锁存器用，是LED二极管持续发光。

由表5－2可见74LS273的CP端是上升沿有效，应采用IOW信号的后沿（上升沿）将数据总线上的数据（输出指令中AL的值）从D触发器的D端锁存到Q端。

74LS273的地址译码信号由74LS138的!

Y1端提供。

接口电路如题5－7图所示。

表5－174LS244真值表

1G

1A

1Y

2G

2A

2Y

L

L

L

L

L

L

L

H

H

L

H

H

H

L

Z

H

L

Z

H

H

Z

H

H

Z

表5－274LS273真值表

输入

输出

CLR

CP

D

Q

L

×

×

L

H

↑

H

H

H

↑

L

L

H

L

×

Q0

H

H

×

Q0

5－8答：

DMA控制器是一种总线控制器件，在DMA方式时，它替代CPU控制系统总线，完成外设与内存单元之间或者内存单元与内存单元之间的数据传送，所以它必须能向地址总线发出地址。

在DMA控制器接管总线之前，CPU必须对它进行初始化编程，以确定DMA工作方式、传送字节数、存储单元起始地址等等，为此CPU需要对DMAC内的寄存器寻址，写入内容，DMAC也必须能接收地址信息。

由于DMAC内有16个寄存器，所以它的低4位地址线是双向的。

5－10解：

按题意计数器0＃应工作于方式1，即可编程单稳脉冲产生方式。

此方式下计数的启动必须由外部门控脉冲GATE控制。

线在GATE0接管了高电平，当方式控制字写入后OUT0变高，计数无法启动。

所以OUT0输出高电平。

计数器1＃工作于方式2，即频率发生器方式，输出波形的频率为fclk/N=2MHz/3000H，其周期为6144μs，负脉冲宽度等于CLK波形州的周期0.5μs。

计数器2＃工作于方式3，即方波发生器方式，产生频率为2MHz/1000＝2000Hz的对称方波。

三个OUT波形图如题5－10图所示。

5－13答：

数据从8255A的端口C读到CPU时，8255A的引脚CS应为低电平，这样才能选中8255A芯片；A1、A0应为10，即A1为高电平，A0为低电平，这样才能选中C口；RD应出现低电平（脉冲），数据读入CPU；WR为高电平，处于无效状态。

5－14解：

MOVDX，243H

MOVAL，0B4H方式字为0B4H，0B5H也可以

OUTDX，AL

5－16解：

8255A的方式0一般应用在无条件传送方式，即外设总是准备好的情况。

在方式0时，如果要用应答信号，进行查询方式的传送，可以利用两个4位口（PC0~3，PC4~7），它们可分别定义为输入或输出。

若将PC0~3定义为输入，则其中任意一根线都可接受外设提供的“准备好”信号；将PC4~7定义为输出，则其中任意一根线均可以向外设输出“应答”信号。

5－17解：

8255A控制字的最高位（bit7）用于区分方式控制字和C口置1/置0控制字。

当b7＝1为方式控制字，b7＝0为C口置1/置0控制字。

题5－14中A口为方式1输入，允许A口中断，须将INTEA即PC4置1，指令如下：

MOVDX，243H

MOVAL，09H

OUTDX，AL

B口工作在方式1，输出，禁止B口中断，应使INTEB即PC2置0，指令如下：

MOVDX，243H

MOVAL，04H

OUTDX，AL

第6章中断技术

6－1答：

中断是一种数据传送方式，与查询传送方式不同，它是CPU被动地接受外设请求服务的一种方式。

一个中断过程包括三个阶段：

第一阶段是中断请求，当外设准备好向CPU传送数据或已准备就绪接受CPU的数据，或是有某种紧急情况需要CPU处理时，外设向CPU发出中断请求，该请求记录在中断请求触发器中，直到CPU响应中断才清除；第二阶段是中断响应，CPU在一定条件下会暂停执行当前的主程序转去响应（某种）中断，将CS，IP以及标志寄存器内容压入堆栈保护起来，并关闭中断（IF＝0），转入中断服务程序；第三阶段为中断处理阶段，CPU在中断服务程序中要进行保护现场、中断服务、恢复现场、中断返回等工作。

6－2答：

确定中断的优先级由软件查询和硬件排队两种方法。

硬件排队方法中常用的是矢量中断法。

软件查询方法所需的电路比较简单：

一是要把外设的中断请求触发器组合成一个端口供CPU查询，二是要将各外设的中断请求信号相或后作为中断请求信号送INTR引脚。

在外设数量较多时，逐位查询转入中断服务所耗费的时间较长。

硬件优先权排队方法电路较复杂，要求外设不仅发出中断请求信号，而且还需提供设备的中断矢量（即中断类型号），该矢量与中断服务程序地址有关，CPU接收该矢量后可以转入中断服务程序。

这种方法中断响应速度快。

IBMPC系列微机中断判优采用矢量中断方法。

6－3答：

8088有软件中断和硬件中断两大类中断，均属于矢量中断。

软件中断是由INTN指令引起的中断；硬件中断是外部设备的请求引起的中断。

软件中断时中断矢量来自指令INTn中地址的n。

硬件中断时中断矢量是外设的中断接口芯片8259A（中断控制器）在第二个中断响应周期发给CPU的。

中断矢量表是按中断类型号（中断矢量）由小至大顺序存放中断服务程序入口地址，高地址字单元存放段地址，低地址字单元存放偏移地址。

8088/8086总共有256级中断，中断类型号为00～FFH。

中断矢量表设在RAM区起始段从00000H到003FFH的1K字节内。

6－4答：

在CPU的NMI引脚上的中断请求信号引起的中断称为非屏蔽中断，这种中断不受IF的限制，只要没有总线请求，CPU在完成当前指令后就响应中断，CPU自动给出中断类型号2，从中断矢量表取得地址转入中断服务程序。

非屏蔽中断请求是上升沿有效，高电平持续时间必须大于两个时钟周期。

在CPU的INTR引脚上的中断请求信号引起的中断称为可屏蔽中断，这种中断可以被CLI指令屏蔽（禁止）。

CPU响应可屏蔽中断的条件如下：

（1）CPU必须处于开中断状态，即IF＝1状态；

（2）系统中无总线请求；

（3）系统中无非屏蔽中断请求；

（4）CPU执行完现行指令。

6－5答：

8088/8086CPU首先要得到中断类型号（矢量）n，然后通过中断矢量表得到中断服务程序入口地址。

软件中断（包括系统定义的0～4号中断），CPU从指令INTn中得到n。

非屏蔽中断，CPU自动产生中断类型号2。

可屏蔽中断，CPU在满足响应条件时响应中断，进入两个连续的中断响应周期，中断控制器8259A在第二个中断响应周期的T3状态前将优先权最高的外设的中断矢量（类型号）输至CPU的数据总线，CPU在T4状态的前沿读数据总线获取中断类型号。

CPU将n乘于4，在中断矢量表中n乘于4所指地址起的连续四单元中，CPU得到中断服务程序的入口地址，n＊4字单元中的是偏移地址，n＊4＋2字单元中是段地址。

6－8答：

8259A可编程中断控制器能够管理输入到CPU的中断请求，实现优先权判决，提供中断矢量（即中断类型号）和屏蔽中断等功能。

它能直接管理8级中断，如果采用级连方式，则不用附加外部电路就能管理64级中断输入。

它由多种工作方式，能适应各种系统的要求。

PC/XT机中使用一片8259A，其地址是20～21H。

PC/AT机中使用两片8259A。

主8259A地址20～21H，从8259A地址为0A0～0A1H。

6－9答：

对8259A的编程有初始化编程和操作方式编程两类。

初始化编程，即对8259A在进入操作前写入初始化命令ICW（2至4个），是微机上电时由BIOS（基本输入输出系统）完成的。

操作方式编程是在初始化编程之后，8259A进入工作状态时由用户写入的，写入不同的控制字OCW（1至3个）可使8259A按不同的方式操作。

6－10答：

有关优先级，8259A由四种操作方式：

（1）全嵌套方式，这是默认的一种方式。

该方式有固定的优先级顺序：

0级（IR0）优先权最高，7级（IR7）优先权最低。

正常嵌套方式，正在处理的中断服务程序可以被高级的中断所打断，转入高级中断源的中断服务程序，高级中断处理结束以后再回到被打断的中断服务程序，继续处理。

（2）优先级自动循环方式。

当OCW2的RSLEOI=100时设置该方式。

初始的最低优先级时IR7，最高优先级是IR0。

当一个设备得到中断服务后，其优先级自动降为最低。

例如IR5得到服务后，优先级顺序变为IR5最低，IR6最高。

即6、7、0、1…5的顺序。

一般在系统内部存在着相同的优先权的中断设备时采用该方式。

（3）优先级自动循环方式。

当OCW2中的RSLEOI=110时设置为该方式。

与优先级自动循环方式仅有一点不同，它最初的最低级是OCW2中的L2～L0的值确定的。

例如，当OCW2＝11000101B时，则指定IR5为最低优先级，IR6为最高优先级。

（4）特殊全嵌套方式。

该方式与全嵌套方式的不同处在于，当处理某一级中断时，如果有同级的中断请求也会给予响应，从而实现一种对同级中断请求的特殊嵌套。

特殊嵌套方式一般用在8259A级连的系统中。

主8259A编程为特殊嵌套方式，从片仍处于其他优先级方式，这样，当来自某一从片的中断请求正在处理时，对来自优先级较高的主片其他引脚上的中断请求进行开放，而且对来自同一从片的较高优先级的请求也会开放。

来自同一从片不同引脚的中断申请，在主片看来是同级中断申请。

6－12答：

是OCW1的D4和D5位为1，写到8259A的奇地址就可禁止IR4和IR5引脚上的请求。

撤销禁令只需写入D4和D5位为0的OCW1命令。

有关指令如下：

INAL，21H

ORAL，30H

OUT21H，AL；禁止IR4、IR5的请求

INAL，21H

ANDAL，0CFH

OUT21H，AL；撤销对IR4、IR5的禁令

用OR和AND命令时为了保持对OCW1的其他6位不变。

IMR（中断屏蔽寄存器）内容可读可写。

6-13

（1）B和C

（2）B（3）C（4）C（5）D

（6）D（7）D（8）B（9）D

第八章DMA技术

8－1答：

当8237A取代CPU，进行DMA传送时，8237A为主设备工作。

此时！

IOR、！

IOW、

！

MEMR、！

MEMW以及地址线均在8237ADMAC控制之下，AEN信号为高电平。

在8237A取代CPU接管总线前，必须由CPU对DMA进行初始化编程。

CPU向DMAC写入各种控制字，也可以读DMAC的内部寄存器。

此时8237A如同I/O接口一样，是作为从设备工作的。

此时，上述信号均在CPU控制之下，AEN为低电平，8237A的！

CS一定为低电平，A3～A0选择8237A内部寄存器。

8－2答：

DMA读传输是把系统主存中的数据传送给接口板。

DMA读周期被启动后，8237A首先把存储器的地址送上地址总线，接着！

MEMR信号有效，使存储器数据送上数据总线，然后DMAC发!

IOW信号，在其后沿数据总线上的数据写入I/O口。

在PC/XT机上单字节传送一次要6个时钟周期，加上两次传输中间至少要间隔一个总线周期（4个时钟周期），时钟周期为210ns，则XT机上最高DMA传输速率为：

在读传输时，外设接口的地址不送上地址总线，DMAC是靠DMA响应信号DACK来选择数据传向的外设端口的。

在设计接口电路时，让!

IOW和DACKi（对应于该I/O口的）同时有效，数据被锁存。

8－3解：

对8237ADMAC初始化编程一般包括以下内容：

（1）输出主清除命令；

（2）写入基于现行地址寄存器；

（3）写入基于现行字节数寄存器；

（4）写入页面寄存器；

（5）写入模式寄存器；

（6）写入屏蔽寄存器；

（7）写入控制寄存器；

（8）若需软件请求启动DMA（例如存储器至存储器传送），则需写入请求寄存器。

一般是外设端口发请求开始DMA过程。

8237A初始化程序如下：

OUT0DH，AL；发主清除命令

MOVAL，00H；写基地址寄存器

OUT00H，AL

MOVAL，50H

OUT00H，AL

MOVAX，1024；写基字节寄存器

OUT01H，AL

MOVAL，AH

OUT01H，AL

MOVAL，01H；写页面寄存器

OUT87H，AL

MOVAL，98H；写模式寄存器

OUT0BH，AL

MOVAL，0C0H；写控制寄存器

OUT08H，AL

MOVAL，00H

OUT0AH，AL；写屏蔽寄存器

8－4答：

（1）A．非自动预置通道一次传输结束以后，规定的字节数减至零，!

EOP信号有效，会自动设置屏蔽标志，因而需重新初始化。

（2）D.存储器不会提供DREQ。

存储器到存储器的操作必须由软件启动，即用指令使通道0的请求位置位。

（3）C．

（4）A.每传输一次，现行字节数计数器减1。

对AT机5、6、7DMA通道，因为现行地址寄存器至系统地址总线的A16～A1，因而字节数计数器减到1，实质是传送了一个字，地址增2。

（5）B．

（6）A．不改变任何硬件，不可能实现存储器到存储器传输，因为存储器到存储器属于块传输，块传输可能破坏动态存储器刷新。

（7）H．

（8）B．若DREQ的有效请求是对已开放的通道的，则会响应，若是另外一个屏蔽的通道的有效DREQ请求则不会响应，因而取决于芯片的状态。

8－5答：

（1）4，2，7

（2）6，SI、S0、S1、S2、S3、S4

（3）READY

（4）8，4，4

第九章串行通信及接口电路

9－1解：

每个字符须发位数＝8＋1＋2＋1（起始位），共12位。

每秒发100个字符共1200位，所以波特率为1200波特，位周期＝1/1200≈833μs。

9－2答：

在异步串行通信中，把搜索到起始位作为接受一个字符的开始。

为了防止干扰引起的误检，接收时钟频率取为传输波特率的16倍，即每16个RCLK脉冲对应一个数据位的宽度。

在检测到由“1”到“0”的变化时，若以RCLK频率连续采样8次，采样结果均为“0”则确认是数据起始位；否则认为是干扰信号，将重新采样。

确认起始位后，每隔16个RCLK周期读取一次数据位（则正好在每个数据位中点读数），直至一个字符接收完毕，再开始搜寻第二个字符的起始位。

这样安排，一方面可以减少误判起始信号，另一方面也允许发送时钟和接收时钟频率有一定误差，每个字符单独起始又避免了时钟误差的积累。

9－3答：

全双工和半双工通信，A、B两方都既是发送器又是接收器。

两者的区别在于全双工可以同时发送和接收，半双工不能同时双向传输，只能分时进行。

在而线制电路上是不能进行全双工通信，只能单端发送或接收。

因为一根信号线，一根地线，同一时刻只能单向传输。

平衡驱动的两条线，时发送端驱动的，也不能全双工通信。

9－4答：

借助普通电话线路进行远距离数字通信时，要使用MODEM。

因为电话线的频带只有3KHz，若数字信号能直接在电话线上传输，高频分量会衰减的很厉害，从而使信号严重失真，以至产生错码。

采用MODEM，在发送端把要传送的数字信号调制转换为适合在电话线路上传输的音频模拟信号；在接收端通过解调，把模拟信号还原成数字信号。

这样可以解决数字通信中距离和波特率的矛盾。

通常有调频（FM）、调幅（AM）和调相（PM）三种调制方法，分别利用数字信号的“0”和“1”的改变去改变载波即音频信号的频率f、幅度A和相位φ。

一般用数字电路组成的电子开关，像键一样来控制载波的频率、振幅或相位的变化。

因此，这三种调制方法又分别称为频移键控FSK法、幅移键控ASK法和相移键控PSK法。

9－5答：

两者的根部区别在于，异步通信是字符与字符间的传送是异步的，而同步通信字符与字符间的传送是同步无间的。

9－6答：

本题答案同9－2。

9－7答：

INS8250中有10个可访问的寄存器，但是只有8个端口地址，用A2、A1、A0三条地址线区分。

寄存器多，地址少，所以有的寄存器要共用地址。

方法是把通信线路控制器中的D7位用作访问除数寄存器的标志位DLAB。

DLAB=1，访问除数寄存器；DLAB=0，则不访问