可预置定时电路课程设计.docx
- 文档编号:23050948
- 上传时间:2023-04-30
- 格式:DOCX
- 页数:25
- 大小:1.07MB
可预置定时电路课程设计.docx
《可预置定时电路课程设计.docx》由会员分享,可在线阅读,更多相关《可预置定时电路课程设计.docx(25页珍藏版)》请在冰豆网上搜索。
可预置定时电路课程设计
可预置定时电路课程设计
电子课程设计
——可预置定时电路
学院:
电子信息工程学院
专业班级:
自动化101502
姓名:
杨继成
学号:
201015040222
指导教师:
闫晓梅
2012年12月
一:
设计任务与要求‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3
二:
总体框图‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3
三:
选择器件‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3
四:
功能模块‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥•12
五:
总体设计电路图‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥•17
可预置定时电路
一:
设计任务与要求
1:
设计一个可灵活预置时间的设计电路,要求具有时间显示功能,能准确预置和清零,计时范围为0—99秒,两位数字显示,计时间隔1秒。
2:
设置外部操作开关,控制计时器的直接清零、启动和暂停|连续计时。
3:
要求计时电路递减计时,间隔一秒,计时器减一。
4:
当计时器递减时间到零(即定时时间到)时,显示器上显示00,同时发出光电报警信号。
二:
总体框图
定时器由启动电路、秒脉冲发生器、预置输入电路、计数器、译码显示电路、报警电路和控制电路共7部分组成。
其中计数器和控制电路是系统的主要部分。
计数器完成计时功能,而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯,定时时间到报警等功能。
通过设置开关或按键电路可以对定时时间进行预置,这部分需要编码器。
通过编码后,送到计数器预置端作为计数的时间。
根据题目要求这部分应采用减计数。
在计数同时,还需要对所计时间进行显示,所以需要译码显示电路,显示器用LED。
对于本模块的器件选用,计数器选用74LS192进行设计较为简便,74LS192
是十进制可编程同步加|减计数器,它采用8421码二—十进制编码,并具有直接清零、置数、加|减计数功能。
报警电路在实验中也可以用发光二极管来代替。
图1总体框图
三:
选择器件:
型号
名称
数目
74LS00
十进制加法计数器
3
74LS192
十进制可逆计数器
2
555定时器
国产双极型定时器
1
LED
数码显示器
2
74LS00
二输入与非门
2
74LS04
非门(反相器)
1
74LS10
三输入与非门
1
74LS190
同步可预置十进制加减计数器
3
表1所选择的器件列表
1.同步十进制可逆74LS192
74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数
等功能,其引脚排列及逻辑符号如下所示:
图274LS192的引脚排列及逻辑符号
图中:
为置数端,为加计数端,为减计数端,为非同步进位
输出端,为非同步借位输出端,P0、P1、P2、P3为计数器输入端,为
清除端,Q0、Q1、Q2、Q3为数据输出端。
其功能表如下:
表2:
74LS192功能表
2:
555定时器结构如图:
图3555定时器结构图
功能表如下图所示:
表3555定时器功能表
3:
74LS04:
仔细观察一下图中给出的三极管开关电路即可发现,当输入为高电平时输
出等于低电平,而输入为低电平时输出等于高电平。
因此输出与输入的电平之间
是反向关系,它实际上就是一个非门。
(亦称反向器)。
当输入信号为高电平时,应保证三极管工作在深度饱和状态,以使输出电
平接近于零。
为此,电路参数的配合必须合适,保证提供给三极的基极电流大于
深度饱和的基极电流。
设计电路所用的芯片是74LS04,如下图所示:
六位反相器74ls04引脚图:
图4:
六位反相器74LS04引脚图
功能表:
表474LS04功能表
图574LS04逻辑符号和逻辑函数式
4:
74LS00四二输入与非门:
74LS00是四2输入与非门,其逻辑功能表如下:
与非门逻辑功能表:
表5与非门逻辑功能表
74LS00内部结构原理如下图:
图674LS00内部结构
与非门逻辑符号如下:
图774LS00逻辑符号
74LS00管脚图如下:
图874LS00管脚图
5:
基本RS触发器:
电路结构:
把两个与非门G1、G2的输入、输出端交叉连接,即可构成基本RS触发器,其逻辑电路如图12(a)所示。
它有两个输入端R、S和两个输出端Q、Q。
工作原理
基本RS触发器的逻辑方程为:
根据上述两个式子得到它的四种输入与输出的关系:
1).当R=1、S=0时,则Q=0,Q=1,触发器置1。
2).当R=0、S=1时,则Q=1,Q=0,触发器置0。
如上所述,当触发器的两个输入端加入不同逻辑电平时,它的两个输出端Q
和Q有两种互补的稳定状态。
一般规定触发器Q端的状态作为触发器的状态。
通
常称触发器处于某种状态,实际是指它的Q端的状态。
Q=1、Q=0时,称触发器
处于1态,反之触发器处于0态。
S=0,R=1使触发器置1,或称置位。
因置位的
决定条件是S=0,故称S端为置1端。
R=0,S=1时,使触发器置0,或称复位。
同
理,称R端为置0端或复位端。
若触发器原来为1态,欲使之变为0态,必须令
R端的电平由1变0,S端的电平由0变1。
这里所加的输入信号(低电平)称为
触发信号,由它们导致的转换过程称为翻转。
由于这里的触发信号是电平,因此
这种触发器称为电平控制触发器。
从功能方面看,它只能在S和R的作用下置0
和置1,所以又称为置0置1触发器,或称为置位复位触发器。
其逻辑符号如图
7.2.1(b)所示。
由于置0或置1都是触发信号低电平有效,因此,S端和R端都
画有小圆圈。
3).当R=S=1时,触发器状态保持不变。
触发器保持状态时,输入端都加非有效电平(高电平),需要触发翻转时,要求
在某一输入端加一负脉冲,例如在S端加负脉冲使触发器置1,该脉冲信号回到高电平后,触发器仍维持1状态不变,相当于把S端某一时刻的电平信号存储起
来,这体现了触发器具有记忆功能。
4).当R=S=0时,触发器状态不确定
在此条件下,两个与非门的输出端Q和Q全为1,在两个输入信号都同时撤去(回
到1)后,由于两个与非门的延迟时间无法确定,触发器的状态不能确定是1还
是0,因此称这种情况为不定状态,这种情况应当避免。
从另外一个角度来说,
正因为R端和S端完成置0、置1都是低电平有效,所以二者不能同时为0
表5触发器功能表
综上所述,对同步RS触发器归纳为以下几点:
1.同步RS触发器具有置位、复位和保持(记忆)功能;
2).同步RS触发器的触发信号是高电平有效,属于电平触发方式;
3).同步RS触发器存在约束条件,即当R=S=1时将导致下一状态的不确定;
4).触发器的触发翻转被控制在一个时间间隔内,在此间隔以外的时间内,其状
态保持不变。
6:
74LS10三输入与非门:
74LS10三输入与非门内部结构原理图如下:
图1074LS10内部结构原理图
74LS10引脚图:
图1174LS10引脚图
7:
74LS190同步可预置数十进制加减计数器
74LS190同步可预置数十进制加减计数器结构如图:
74LS74190功能表:
表六:
74LS190功能表
输入
输出
CTEN
LOAD
D/U
DCBA
CP
×
0
×
dcba
×
异步预置
×
1
0
↑
加计数
0
1
1
↑
减计数
1
1
×
×
保持
74LS190动作时序图:
图1274LS190动作时序图
74LS190是同步可预置数加减十进制计数器,符号与动作时序图如上图,它具有异步指数端LOAD、加减控制端D/U和计数控制端CTEN,为了方便级联,设置了两个级联输出端RCO和MAX/MIN。
其各个控制端功能详见其功能表(上表)
四:
功能模块
1:
秒脉冲发生电路:
首先设计定时电路由于555定时芯片是一种常用的定时芯片且课堂中学习过,原理简单易懂,因此选用555芯片来产生时钟脉冲信号。
如下图所示用555定时器和74ls190芯片经过3次分频将1khz分频成为1hz即为1s即1s定时电路设计成功
图13秒脉冲发生电路
通过测量器输出端产生的波形如下图所示:
图14秒脉冲波形图
2:
辅助预置电路:
为了保证系统的设计要求,在设计控制电路时,应正确处理各个信号之间的
时序关系,从系统控制要求可知,控制电路要完成以下4项功能。
(1)操作“直接清零”开关时,要求计数器清零。
(2)闭合“启动”开关时,计数器应完成置数功能,显示器显示预置数
据;断开“启动”开关时,计数器开始进行递减计数。
(3)当“暂停|连续”开关处于“暂停”位置时,控制电路封锁时钟脉冲
信号CP,计数器暂停计数,显示器上保持原来的数不变,当“暂停|
连续”开关处于“连续”位置时,计数器继续累计计数。
另外,外
部开关都应采取去抖动措施,以防止机械抖动造成电路工作不稳定。
(4)当计数器递减计数到零(即定时时间到)时,控制电路应发出报警信
号,使计数器保持零状态不变,同时报警电路工作。
—
图19为置数控制电路,LD接74LS192的预置数控制端,当开关S1合
——
上时,LD=0,74LS192进行置数,当S1断开时,LD=1,74LS192处于计数工作
状态,从而实现功能
(2)的要求。
图20是时钟脉冲信号CP的控制电路,控
__
制CP的放行与禁止。
当定时时间未到时,74LS192的借位输出信号BO2=1,
则CP信号受“暂停|连续”开关S2的控制,当S2处于“暂停”位置时,门
G3输出0,门G2关闭,封闭CP信号,计数器暂停计数;当S2处于“连续”
位置时,门G3输出1,门G2打开,放行CP信号,计数器在CP作用下,继
—
续累计计数。
定时时间到时,BO2=0,门G2关闭,封锁CP信号,计数器保持
—
零状态不变,从而实现了功能(3)(4)的要求。
注意:
BO2是脉冲信号,只
有在CPD保持为低电平时,BO2输出的低电平才能保持不变。
至于功能
(1)
的要求,可通过控制74LS192的异步清零端CR实现。
报警电路在实验中也可以
用发光二极管来代替。
启动,暂停|连续计时电路(控制开关即可现启动、暂停|连续计时功能):
图15启动、暂停|连续控制电路
3)预置、计数、显示电路
通过设置开关或按键电路可以对定时时间进行预置,这部分需要编码器。
通
过编码后,送到计数器预置端作为计数的时间。
根据题目要求这部分应采用减计
数。
在计数同时,还需要对所计时间进行显示,所以需要译码显示电路,显示器
用LED。
对于本模块的器件选用,计数器选用74LS192进行设计较为简便,74LS192
是十进制可编程同步加|减计数器,它采用8421码二—十进制编码,并具有直接
清零、置数、加|减计数功能。
(控制左侧开关可实现清零,控制右侧开关可实现对0到99内的任意数进行预置数)
图:
图16预置,计数,显示电路
在其输入端接入单刀双掷开关控制器高低电平可实现其预置数功能,如图:
图17预置、计数、显示电路
如下图预置77:
图18对计数器预置数目77
总体设计如下图所示:
图19总体设计图
五:
总体设计电路图:
可预置的定时显示报警系统总体参考电路如下图所示,555定时器组成的
多谐振荡器经过74LS190分频输出得到秒脉冲信号,作为计数器的时钟脉冲;预置时间用开关控制,其输出通过开关预置输入,预置了计数器所要计数的时
间。
通过闭合启动开关将预置数译码显示,计数器开始递减计数,同时译码器译码显示递减数据,当计数器计数递减到00发出信号报警(灯由灭变亮)。
电路在工作过程中,可以拨动暂停和连续开关对计数过程进行控制。
图20总体设计电路图
闭合预置数开关,调节预置数的数值,可以实现对0到99范围内任意数值对计时器进行预置数,下图为预置数77:
,此时光电报警信号表现为灯灭:
图21预置数77
闭合清零开关时,可实现计数器清零,如下图:
图22闭合开关清零
当预置数完毕,按下启动、暂停连续开关,可以启动计时器开始计时,如下图:
图22按下启动、暂停|连续开关,可以启动计时器开始计时
按下启动、暂停连续开关,可以使启动计时器暂停计时,如下图:
图23按下启动、暂停连续开关,启动计时器暂停计时
再次闭合启动,暂停|连续开关,计时器恢复计时,当计时器计数到零时,显示器显示00,同时发出光电报警信号,如下图:
图24计数到00时,数码管显示00,同时发出光电报警信号
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 预置 定时 电路 课程设计
![提示](https://static.bdocx.com/images/bang_tan.gif)