MCU硬件工程师笔试面试题.docx

MCU硬件工程师笔试面试题.docx

《MCU硬件工程师笔试面试题.docx》由会员分享，可在线阅读，更多相关《MCU硬件工程师笔试面试题.docx（18页珍藏版）》请在冰豆网上搜索。

MCU硬件工程师笔试面试题

单片机笔试面试题

2007-12-1817:

20

1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流

流向.简述单片机应用系统的设计原则.（仕兰微面试题目）

2、画出8031与2716（2K*8ROM）的连线图,要求采用三-八译码器,8031的P2.5,P2.4和

P2.3参加译码,基本地址范围为3000H-3FFFH.该2716有没有重叠地址?

根据是什么?

若

有蛐闯雒科?

716的重叠地址范围.（仕兰微面试题目）

3、用8051设计一个带一个8*16键盘加驱动八个数码管（共阳）的原理图.（仕兰微面试

题目）

4、PCI总线的含义是什么?

PCI总线的主要特点是什么?

（仕兰微面试题目）

5、中断的概念?

简述中断的过程.（仕兰微面试题目）

6、如单片机中断几个/类型,编中断程序注意什么问题;（未知）

7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成.简单原理如

下:

由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八

个开关来设置,直接与P1口相连（开关拨到下方时为"0",拨到上方时为"1",组成一个八

位二进制数N）,要求占空比为N/256.（仕兰微面试题目）

下面程序用计数法来实现这一功能,请将空余部分添完整.

MOVP1,#0FFH

LOOP1:

MOVR4,#0FFH

--------

MOVR3,#00H

LOOP2:

MOVA,P1

--------

SUBBA,R3

JNZSKP1

--------

SKP1:

MOVC,70H

MOVP3.4,C

ACALLDELAY:

此延时子程序略

--------

--------

AJMPLOOP1

8、单片机上电后没有运转,首先要检查什么?

（东信笔试题）

9、WhatisPCChipset?

（扬智电子笔试）

芯片组（Chipset）是主板的核心组成部分,按照在主板上的排列位置的不同,通常分为

北桥芯片和南桥芯片.北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、

ISA/PCI/AGP插槽、ECC纠错等支持.南桥芯片则提供对KBC（键盘控制器）、RTC（实时时

钟控制器）、USB（通用串行总线）、UltraDMA/33（66）EIDE数据传输方式和ACPI（高级

能源管理）等的支持.其中北桥芯片起着主导性的作用,也称为主桥（HostBridge）.

除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发展,Intel的

8xx系列芯片组就是这类芯片组的代表,它将一些子系统如IDE接口、音效、MODEM和USB直

接接入主芯片,能够提供比PCI总线宽一倍的带宽,达到了266MB/s.

10、如果简历上还说做过cpu之类,就会问到诸如cpu如何工作,流水线之类的问题.

（未知）

11、计算机的基本组成部分及其各自的作用.（东信笔试题）

12、请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图（数据接口、控制接

口、所存器/缓冲器）.（汉王笔试）

13、cache的主要部分什么的.（威盛VIA2003.11.06上海笔试试题）

14、同步异步传输的差异（未知）

15、串行通信与同步通信异同,特点,比较.（华为面试题）

16、RS232c高电平脉冲对应的TTL逻辑是?

（负逻辑?

）（华为面试题）

模拟电路面试笔试题

2007-12-1817:

29

1、基尔霍夫定理的内容是什么?

（仕兰微电子）

2、平板电容公式（C=εS/4πkd）.（未知）

3、最基本的如三极管曲线特性.（未知）

4、描述反馈电路的概念,列举他们的应用.（仕兰微电子）

5、负反馈种类（电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈）;负反馈的优点（降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用）（未知）

6、放大电路的频率补偿的目的是什么,有哪些方法?

（仕兰微电子）

7、频率响应,如:

怎么才算是稳定的,如何改变频响曲线的几个方法.（未知）

8、给出一个查分运放,如何相位补偿,并画补偿后的波特图.（凹凸）

9、基本放大电路种类（电压放大器,电流放大器,互导放大器和互阻放大器）,优缺点,特别是广泛采用差分结构的原因.（未知）

10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量.（未知）

11、画差放的两个输入管.（凹凸）

12、画出由运放构成加法、减法、微分、积分运算的电路原理图.并画出一个晶体管级的运放电路.（仕兰微电子）

13、用运算放大器组成一个10倍的放大器.（未知）

14、给出一个简单电路,让你分析输出电压的特性（就是个积分电路）,并求输出端某点的rise/fall时间.（Infineon笔试试题）

15、电阻R和电容C串联,输入电压为R和C之间的电压,输出电压分别为C上电压和R上电压,要求制这两种电路输入电压的频谱,判断这两种电路何为高通滤波器,何为低通滤波器.当RC<

16、有源滤波器和无源滤波器的原理及区别?

（新太硬件）

17、有一时域信号S=V0sin（2pif0t）+V1cos（2pif1t）+V2sin（2pif3t+90）,当其通过低通、带通、高通滤波器后的信号表示方式.（未知）

18、选择电阻时要考虑什么?

（东信笔试题）

19、在CMOS电路中,要有一个单管作为开关管精确传递模拟低电平,这个单管你会用P管还是N管,为什么?

（仕兰微电子）

20、给出多个mos管组成的电路求5个点的电压.（Infineon笔试试题）

21、电压源、电流源是集成电路中经常用到的模块,请画出你知道的线路结构,简单描述其优缺点.（仕兰微电子）

22、画电流偏置的产生电路,并解释.（凹凸）

23、史密斯特电路,求回差电压.（华为面试题）

24、晶体振荡器,好像是给出振荡频率让你求周期（应该是单片机的,12分之一周期....）（华为面试题）

25、LC正弦波振荡器有哪几种三点式振荡电路,分别画出其原理图.（仕兰微电子）

26、VCO是什么,什么参数（压控振荡器?

）（华为面试题）

27、锁相环有哪几部分组成?

（仕兰微电子）

28、锁相环电路组成,振荡器（比如用D触发器如何搭）.（未知）

29、求锁相环的输出频率,给了一个锁相环的结构图.（未知）

30、如果公司做高频电子的,可能还要RF知识,调频,鉴频鉴相之类,不一一列举.（未知）

31、一电源和一段传输线相连（长度为L,传输时间为T）,画出终端处波形,考虑传输线无损耗.给出电源电压波形图,要求绘制终端波形图.（未知）

32、微波电路的匹配电阻.（未知）

33、DAC和ADC的实现各有哪些方法?

（仕兰微电子）

34、A/D电路组成、工作原理.（未知）

35、实际工作所需要的一些技术知识（面试容易问到）.如电路的低功耗,稳定,高速如何做到,调运放,布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问,肯定会问得很细（所以别把什么都写上,精通之类的词也别用太多了）,这个东西各个人就不一样了,不好说什么了.（未知）

硬件工程师笔试面试题

2007-12-1817:

25

1、同步电路和异步电路的区别是什么?

（仕兰微电子）

2、什么是同步逻辑和异步逻辑?

（汉王笔试）

同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系.

3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?

（汉王笔试）

线与逻辑是两个输出信号相连可以实现与的功能.在硬件上,要用oc门来实现,由于不用oc门可能使灌电流过大,而烧坏逻辑门.同时在输出端口应加一个上拉电阻.

4、什么是Setup和Holdup时间?

（汉王笔试）

5、setup和holdup时间,区别.（南山之桥）

6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化.（未知）

7、解释setup和holdtimeviolation,画图说明,并说明解决办法.（威盛VIA

2003.11.06上海笔试试题）

Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求.建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间.输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片,这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器.保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间.如果holdtime不够,数据同样不能被打入触发器.

建立时间（SetupTime）和保持时间（Holdtime）.建立时间是指在时钟边沿前,数据信号需要保持不变的时间.保持时间是指时钟跳变边沿后数据信号需要保持不变的时间.如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况.如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量.

8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除.（仕兰微电子）

9、什么是竞争与冒险现象?

怎样判断?

如何消除?

（汉王笔试）

在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争.产生毛刺叫冒险.如果布尔式中有相反的信号则可能产生竞争和冒险现象.解决方法:

一是添加布尔式的消去项,二是在芯片外部加电容.

10、你知道那些常用逻辑电平?

TTL与COMS电平可以直接互连吗?

（汉王笔试）

常用逻辑电平:

12V,5V,3.3V;TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的.CMOS输出接到TTL是可以直接互连.TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V.

11、如何解决亚稳态.（飞利浦-大唐笔试）

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态.当一个触发器进入亚

稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平

上.在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无

用的输出电平可以沿信号通道上的各个触发器级联式传播下去.

12、IC设计中同步复位与异步复位的区别.（南山之桥）

13、MOORE与MEELEY状态机的特征.（南山之桥）

14、多时域设计中,如何处理信号跨时域.（南山之桥）

15、给了reg的setup,hold时间,求中间组合逻辑的delay范围.（飞利浦-大唐笔试）

Delay

16、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min.组合逻辑电路最大延

迟为T2max,最小为T2min.问,触发器D2的建立时间T3和保持时间应满足什么条件.（华

为）

17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决

定最大时钟的因素,同时给出表达式.（威盛VIA2003.11.06上海笔试试题）

18、说说静态、动态时序模