设计60进制计数器数电课程设计31196Word文档格式.docx

设计60进制计数器数电课程设计31196Word文档格式.docx

《设计60进制计数器数电课程设计31196Word文档格式.docx》由会员分享，可在线阅读，更多相关《设计60进制计数器数电课程设计31196Word文档格式.docx（9页珍藏版）》请在冰豆网上搜索。

目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。

计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。

如定时器，报警器、时钟电路中都有广泛用途。

在配合各种显示器件的情况下实现实时监控，扩展更多功能。

1.1计数器设计目的

（1）每隔1s，计数器增1；

能以数字形式显示时间。

（2）熟练掌握计数器的各个部分的结构。

（3）计数器间的级联。

（4）不同芯片也可实现六十进制。

1.2计数器设计组成

（1）用两个74ls161芯片和门电路元件实现。

（2）当定时器递增到59时，定时器会自动返回到00显示，然后继续计时。

（3）本设计主要设备是两个74LS161同步十六进制计数器，并且由200HZ、5V电源供电。

（4）两个芯片间的级联。

2.174LS161的功能

74LS161为4位二进制同步加法计数器。

图2-1是它的管脚排列图，其中

是异步清零端，

是预置数控制端，D3D2D1D0是预置数输入端，CTt和CTp是计数使能端，CO是进位输出端（CO=Q3Q0）。

图2-174LS161的管脚排列图

表2-1是74LS161的功能表，由表可知，74LS161具有以下功能：

表2-174LS161的功能表

输入

输出

CTtCTp

CP

D3D2D1D0

Q3Q2QlQ0

1

×

×

0×

0

11

↑

0000

保持

计数

（1）异步清零。

当

＝0时，不管其他输入端的状态如何，不论有无时钟脉冲CP，计数器输出将被直接置零（Q3Q2QlQ0＝0000），称为异步清零。

（2）同步预置数。

＝1、

＝0时，且在输入时钟脉冲CP上升沿的作用下，输入端的数据D3D2D1D0被置入计数器的输出端，即Q3Q2QlQ0＝D3D2D1D0。

由于这个操作要与CP上升沿同步，所以称为同步预置数。

（3）保持。

＝

＝1，且CTtCTp＝0时，不论有无CP脉冲作用，计数器都将保持原有的状态不变。

（4）计数。

＝CTt＝CTp＝1时，在CP端输入计数脉冲，74161处于计数状态，其状态表与表1相同。

2.2方案框架

六十进制计数器个位和十位的实现：

利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。

把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。

十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。

在计数过程中，不管74LS161输出处于哪一状态，只要异步清零输入端

出现低电平，74LS161的输入端立即返回到0000状态。

清零信号消失后，74LS161又从0000状态开始重新计数。

这种方法即为反馈清零法。

计数器十位的计数要求:

当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。

使用200HZ时钟信号作为计数器的时钟脉冲。

根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。

图2-2为60进制计数器的总体框图。

图2-2系统总体框图

3.1基本电路分析设计

（1）十进制计数器（个位）电路：

计数器应从0000状态开始计数，当第十个CP脉冲出现时，即1010状态出现时应立即返回到0000状态。

需要说明的是，电路是在进入1010状态后立即被置成0000状态。

如图3-1所示电路，Q3、Ql作为反馈信号接到与非门的输入端，与非门的输出端与74LS161的清零端

相连。

图3-1十进制计数器（个位）

（2）六进制计数器（十位）电路：

计数器应从0000状态开始计数，当第六个CP脉冲出现时，即0110状态出现时应立即返回到0000状态。

需要说明的是，电路是在进入0110状态后立即被置成0000状态。

如图3-2所示电路，Q3、Q2作为反馈信号接到与非门的输入端，与非门的输出端与74LS161的清零端

图3-2六进制计数器（十位）

（3）来自个位的进位电路：

十进制计数器（个位）的输出端Q1、Q2接到与门的输入端，与门的输出端与六进制计数器（十位）相连。

当十进制计数器（个位）计数到1001状态时，六进制计数器（十位）ET端接收到1信号，此时六进制计数器（十位）处于保持状态，当下一个CP脉冲信号到来时，计数器（个位）和计数器（十位）同时处于计数状态，紧接着计数器十位ET端接收到0信号，继而保持新的状态。

来自个位的进位电路如图3-3所示。

图3-3来自个位的进位电路

（4）时钟脉冲电路

图3-4时钟脉冲电路

（5）选定仪器列表

表3-1仪器列表

仪器名称

型号

数量

用途

同步十六进制计数器

74LS161N

2片

级联构成60进制计数器

与非门

7400N

2个

辅助设计构成其他计数器

与门

7408J

1个

辅助设计构成个位进位电路

共阴极显示器

DCD-HEX

2只

显示数字计数

电压源

Vcc+5v

提供电压

时钟脉冲

+5V200Hz

提供时钟脉冲电压

（6）译码显示电路

图3-5译码显示电路

综上所述，可设计六十进制计数器电路如图3-6所示。

图3-6六十进制计数器

3.2计数器电路的仿真

进入Multisim12.0界面，选择放置元件，按照电路图进行线路连接，同时标明所需参数值，确认电路无误后，即可单击仿真按钮，实现对电路的仿真工作。

观察结果看是否与理论分析的预测结果相同。

如图3-7所示为该六十进制计数器的仿真图。

图3-7六十进制计数器电路仿真图

总结：

在设计过程中我查阅了大量的资料，了解了许多关于计数器设计方面的问题，进一步理解了各种元器件的使用方法。

这次课程设计让我学到了很多，不仅掌握了简单的电子电路的设计与制作，也掌握了毕业设计写作的方法和格式。

在制作电路时，我深深体会到连接电路时一定要认真仔细，每一步骤都要认真分析。

本次课程设计也反映出很多问题，比如竞争—冒险现象是很常见的，并且消除此现象并不是很容易，尤其是对结构复杂的电路而言，往往消除了一处竞争—冒险现象，又产生了另一处，此问题需要我以后多加注意。

本设计原理简单，结构清晰，较为容易仿真成功。

从本次课程设计中使我获益匪浅，在实验过程中要用心面对每一个问题，通过不断的努力去解决这些问题.在解决设计问题的同时自己也在其中有所收获。

首先使我对数电这门课程有了更深的体会，通过对60进制计数器的设计使我将以前所学的理论知识运用到实际中去，使用Multisim软件进行仿真，使我找到了很多以前没有完全理解的知识，通过再次查找资料，我又学会了很多。

通过这次设计我深刻感到自己的知识十分有限，在以后的课程学习中一定要认真学习理论知识，充实自己。