微机原理习题集dyWord格式.docx

微机原理习题集dyWord格式.docx

《微机原理习题集dyWord格式.docx》由会员分享，可在线阅读，更多相关《微机原理习题集dyWord格式.docx（29页珍藏版）》请在冰豆网上搜索。

1.19.A=+0110101,[A]反=（00110101），[A]补=（00110101）;

B=-0110101,[B]反=（11001010），[B]补=（11001011）。

1.20.37的BCD编码是（00110111）。

1.21.答：

在浮点数加减运算中，阶码对齐后，尾数相加减

微处理器结构及微计算机的组成

2-1．8086是多少位的微处理器？

为什么？

答：

8086是16位的微处理器，其内部数据通路为16位，对外的数据总线也是16位。

2-2．EU与BIU各自的功能是什么？

EU是执行部件，主要的功能是执行指令。

BIU是总线接口部件，与片外存储器及I/O接口电路传输数据。

EU经过BIU进行片外操作数的访问，BIU为EU提供将要执行的指令。

EU与BIU可分别独立工作，当EU不需BIU提供服务时，BIU可进行填充指令队列的操作。

2-4．8086/8088微处理器内部有那些寄存器，它们的主要作用是什么？

2-5．8086对存储器的管理为什么采用分段的办法？

8086是一个16位的结构，采用分段管理办法可形成超过16位的存储器物理地址，扩大对存储器的寻址范围（1MB，20位地址）。

若不用分段方法，16位地址只能寻址64KB空间。

2-6．在8086中，逻辑地址、偏移地址、物理地址分别指的是什么？

具体说明。

逻辑地址是在程序中对存储器地址的一种表示方法，由段地址和段内偏移地址两部分组成，如1234H：

0088H。

偏移地址是指段内某个存储单元相对该段首地址的差值，是一个16位的二进制代码。

物理地址是8086芯片引线送出的20位地址码，用来指出一个特定的存储单元。

2-7．给定一个存放数据的内存单元的偏移地址是20C0H，（DS）=0C00EH，求出该内存单元的物理地址。

物理地址：

320F8H。

2-8．8086/8088为什么采用地址/数据总线复用技术？

考虑到芯片成本，8086/8088采用40条引线的封装结构。

40条引线引出8086/8088的所有信号是不够用的，采用地址/数据线复用引线方法可以解决这一矛盾，从逻辑角度，地址与数据信号不会同时出现，二者可以分时复用同一组引线。

2-10．怎样确定8086的最大或最小工作模式？

最大、最小模式产生控制信号的方法有何不同？

引线MN/MX#的逻辑状态决定8086的工作模式，MN/MX#引线接高电平，8086被设定为最小模式，MN/MX#引线接低电平，8086被设定为最大模式。

最小模式下的控制信号由相关引线直接提供；

最大模式下控制信号由8288专用芯片译码后提供；

8288的输入为8086的S2#~S0#三条状态信号引线提供。

2-11．8086被复位以后，有关寄存器的状态是什么？

微处理器从何处开始执行程序？

标志寄存器、IP、DS、SS、ES和指令队列置0，CS置全1。

处理器从FFFFOH存储单元取指令并开始执行。

2-12．8086基本总线周期是如何组成的？

各状态中完成什么基本操作？

基本总线周期由4个时钟（CLK）周期组成，按时间顺序定义为T1、T2、T3、T4。

在T1期间8086发出访问目的地的地址信号和地址锁存选通信号ALE；

T2期间发出读写命令信号RD#、WR#及其它相关信号；

T3期间完成数据的访问；

T4结束该总线周期。

2-13．结合8086最小模式下总线操作时序图，说明ALE、M/IO#、DT/R#、RD#、READY信号的功能。

ALE为外部地址锁存器的选通脉冲，在T1期间输出；

M/IO#确定总线操作的对象是存储器还是I/O接口电路，在T1输出；

DT/R#为数据总线缓冲器的方向控制信号，在T1输出；

RD#为读命令信号；

在T2输出；

READY信号为存储器或I/O接口“准备好”信号，在T3期间给出，否则8086要在T3与T4间插入Tw等待状态。

2-14．8086中断分哪几类？

8086可处理多少种中断？

8086中断可分为硬件中断和软件中断两类。

8086可处理256种类型的中断。

2-15．8086可屏蔽中断请求输入线是什么？

“可屏蔽”的涵义是什么？

可屏蔽中断请求输入线为INTR；

“可屏蔽”是指该中断请求可经软件清除标志寄存器中IF位而被禁止。

2-16．8086的中断向量表如何组成？

作用是什么？

把内存0段中0~3FFH区域作为中断向量表的专用存储区。

该区域存放256种中断的处理程序的入口地址，每个入口地址占用4个存储单元，分别存放入口的段地址与偏移地址。

2-17．8086如何响应一个可屏蔽中断请求？

简述响应过程。

当8086收到INTR的高电平信号时，在当前指令执行完且IF=1的条件下，8086在两个总线周期中分别发出INTA#有效信号；

在第二个INTA#期间，8086收到中断源发来的一字节中断类型码；

8086完成保护现场的操作，CS、IP内容进入堆栈，请除IF、TF；

8086将类型码乘4后得到中断向量表的入口地址，从此地址开始读取4字节的中断处理程序的入口地址，8086从此地址开始执行程序，完成了INTR中断请求的响应过程。

2-18．什么是总线请求？

8086在最小工作模式下，有关总线请求的信号引脚是什么？

系统中若存在多个可控制总线的主模块时，其中之一若要使用总线进行数据传输时，需向系统请求总线的控制权，这就是一个总线请求的过程。

8086在最小工作模式下有关总线请求的信号引脚是HOLD与HLDA。

2-19．简述在最小工作模式下，8086如何响应一个总线请求？

外部总线主控模块经HOLD引线向8086发出总线请求信号；

8086在每个时钟周期的上升沿采样HOLD引线；

若发现HOLD=1则在当前总线周期结束时（T4结束）发出总线请求的响应信号HLDA；

8086使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程。

2-20．在8086的微计算机系统中，存储器是如何组织的？

是如何与处理器总线连接的？

BHE信号起什么作用？

8086为16位处理器，可访问1M字节的存储器空间；

1M字节的存储器分为两个512K字节的存储体，命名为偶字节体和奇字节体；

偶体的数据线连接D7~D0，“体选”信号接地址线A0；

奇体的数据线连接D15~D8，“体选”信号接BHE#信号；

BHE#信号有效时允许访问奇体中的高字节存储单元，实现8086的低字节访问、高字节访问及字访问。

2-21．“80386是一个32位微处理器”，这句话的涵义主要指的是什么？

指80386的数据总线为32位，片内寄存器和主要功能部件均为32位，片内数据通路为32位。

2-37.除地线公用外，5根地址线和11根地址线各可选多少个地址?

2-41.控制部件包括哪些主要环节?

各有何用处?

2-42.什么叫总线周期?

8086CPU的一个总线周期包括多少时钟周期，什么情况下要插入TW等待周期?

插入多少个TW取决于什么因素?

2-43.什么是最大模式?

什么是最小模式?

用什么方法将8086／8088置为最大模式和最小模式?

2-44.什么是地址锁存器?

8088／8086系统中为什么要用地址锁存器?

锁存的是什么信息?

2-45.8088／8086系统中的8286是什么器件?

起什么作用?

2-46.8088／8086系统中用时钟发生器8284A产生哪些信号?

2-478086最基本的操作是什么?

2-49.CPU由（运算器）和（控制器）两部分组成。

2-51.改错：

若总线地址为26位，则最大访存空间为6M。

2-52.将下列十进制数分别转化为二进制数、八进制数、十六进制数和压缩BCD数。

（1）125.74

（2）513.85（3）742.24

（4）69.357（5）158.625（6）781.697

2-53.将下列二进制数分别转化为十进制数、八进制数和十六进制数。

（1）101011.101

（2）110110.1101

（3）1001.11001（4）100111.0101

2-56.写出下列十进制数的原码、反码、补码表示（采用八位二进制，最高位为符号位）。

（1）140

（2）52（3）－26（4）－127

2-57.已知补码求出其真值。

（1）48H

（2）9DH（3）B2H（4）4C10H

2-58什么叫做非规则字？

微处理器对非规则字的存取是如何进行的？

其低位字节可从奇数地址开始，这种方式为非规则存放，这种存放的宇为非规则字

若存放的数据为8位，则将它们按顺序进行存放；

若存入的数据为一个16位的字，则将字的最高字节存于高地址单元，低位字节存于低地址单元；

若存放的数据为32位的双字（这通常是指地址指针数据），则将地址指针的偏移量（字）存于低地址的字单元中，将地址指针的段基址（字）存于高地址的字单元中。

对非规则字的存取需要两个总线周期。

2-59微处理器的DT/

信号有什么作用？

它在什么情况下被浮置为高阻状态？

数据发送/接收,表明当前总线上数据的流向.

在DMA方式下，DT/

被浮置为高阻状态

存储器

5-1.什么是随机读写存储器？

5-2.名词解释：

RAM和ROM

5-3.定性比较微型计算机的内存储器和外存储器的特点及组成情况。

5-4.什么存储器属于外设，请举例。

5-5.半导体存储器有RAM和ROM之分，它们各有什么特点

5-6.什么是高速缓存？

它的功能是什么？

5-7.一片512K×

8b的内存储器有多少条地址线？

多少条数据线。

5-8.如已知某半导体存储器芯片SRAM的引脚中有14根地址线和8根数据线，那么其存储容量应为多少？

5-9.若存储器容量为256KB，若用2164（64K*1）芯片组成，需多少片，若改用2118（16K×

1），需少片？

5-10.简述静态RAM与动态RAM的区别与各自的优缺点。

5-11.CPU与主存储器连接时，要用片外译码器产生片选信号，片外译码的有几种方法？

它们各有什么优点？

5-12.某微机内存有8片64KB的RAM芯片组成，将它们安排在从20000开始的连续地址单元，请写出各片RAM的地址范围，画出芯片的地址引出端、片的选端和CPU总线之间的连接。

5-13.用EPROM和SRAM存储器芯片，构成8086CPU的64KBROM和64KBRAM的存储空间，并将它们分别安排在1M空间的底部F0000H和顶部00000H。

请选择合适的存储器芯片并画出该存储系统原理图。

5-14.存储器和CPU连接时应考虑哪几方面的问题？

5-1.答：

可以随机的按指定地址向存储单元存入、取出或改写信息，所有单元的读写操作所需的时间完全相等的存储器，称为随机读写存储器。

5-10静态RAM是靠双稳态触发器来记忆信息的；

动态RAM是靠MOS电路中的栅极电容来记忆信息的。

动态RAM需要设置刷新电路。

但动态RAM比静态RAM集成度高、功耗低，从而成本也低，适于作大容量存储器。

所以主内存通常采用动态RAM，而高速缓冲存储器（Cache）则使用静态RAM。

5-14存储器与CPU连接，要遵循三条总线对应连接的总原则，同时还要考虑：

CPU总线的负载能力；

CPU与存储器速度的配合问题；

存储器的地址空间分配；

读／写控制信号的连接；

数据线的连接；

地址线的连接与存储芯片片选信号的产生。

输入输出和中断系统

6-1．试说明一般中断系统的组成和功能。

6-2．什么是中断类型码、中断向量、中断向量表？

在基于8086/8088的微机系统中，中断类型码和中断向量之间有什么关系？

6-3．什么是硬件中断和软件中断？

在PC机中两者的处理过程有什么不同？

6-4．试叙述基于8086/8088的微机系统处理硬件中断的过程。

6-6．8259A中断控制器的功能是什么？

6-7．8259A初始化编程过程完成那些功能？

这些功能由那些ICW设定？

6-8．8259A在初始化编程时设置为非中断自动结束方式，中断服务程序编写时应注意什么？

6-9．8259A的初始化命令字和操作命令字有什么区别？

它们分别对应于编程结构中那些内部寄存器？

6-10．8259A的中断屏蔽寄存器IMR与8086中断允许标志IF有什么区别？

6-11．什么是中断？

中断有什么作用？

6-12．试按照如下要求对8259A设定初始化命令字：

8086系统中只有一片8259A，中断请求信号使用电平触发方式，全嵌套中断优先级，数据总线无缓冲，采用中断自动结束方式。

中断类型码为20H~27H，8259A的端口地址为B0H和B1H。

6-13．比较中断与DMA两种传输方式的特点。

6-14．DMA控制器应具有那些功能？

6-15．8237A只有8位数据线，为什么能完成16位数据的DMA传送？

6-16．8237A的地址线为什么是双向的？

6-17．说明8237A单字节DMA传送数据的全过程。

6-18．8237A单字节DMA传送与数据块DMA传送有什么不同？

6-19．8237A什么时候作为主模块工作，什么时候作为从模块工作？

在这两种工作模式下，各控制信号处于什么状态，试作说明。

6-20．说明8237A初始化编程的步骤。

6-21．8237A选择存储器到存储器的传送模式必须具备那些条件?

6-22．利用8237A的通道2，由一个输入设备输入一个32KB的数据块至内存，内存的首地址为34000H，采用增量、块传送方式，传送完不自动初始化，输入设备的DREQ和DACK都是高电平有效。

请编写初始化程序，8237A的首地址用标号DMA表示。

6-23.8086／8088系统中引入了哪些中断?

是如何引入的?

6-24.什么是可屏蔽中断?

什么是非屏蔽中断?

6-25.什么是中断向量?

中断向量表指的是什么?

中断向量表放在什么地方?

6-26.假如中断类型为8，它的中断服务入口地址是多少?

6-27.改错－DMA方式是指：

由DMA控制器运行I/O程序，以实现外围设备与主存之间的数据直传。

6-28.比较说明中断方式与DMA方式的异同？

6-29.一片8259A可提供多少个中断类型码？

6-30.I/O端口有哪两种编址方式？

8086的最大I/O寻址空间是多少？

6-31.8086／8088系统中引入了哪些中断?

6-32.什么是可屏蔽中断?

6-33.什么是中断向量?

6-34假如中断类型为8的中断向量为1000:

2340H，写出该中断向量在内存中的具体存放情况。

6-35.中断处理的过程是保存断点、（）、（）、（）、（）

6-36简述8259A的工作原理。

6-378259A的设定中断优先级方式有几种？

6-388259A的中断结束方式有几种？

6-398259A屏蔽中断源的方式有几种？

6-408259A连接数据总线的方式有几种？

6-418259A的中断请求触发方式有几种？

6-42在8259A中，通过奇地址访问的寄存器有几个？

通过偶地址访问的寄存器有几个？

6-438259A初始化的过程如何？

6-1.答：

处理器内部应有中断请求信号的检测电路，输出中断响应信号，保存断点的逻辑，转向中断处理程序的逻辑，中断返回逻辑。

系统中要有一中断控制器，管理多个中断源，提供处理机所需的中断处理信息。

系统中请求中断处理的I/O接口电路要有提供中断请求信号及接收中断响应信号的逻辑。

6-2.答：

处理机可处理的每种中断的编号为中断类型码。

中断向量是指中断处理程序的入口地址，由处理机自动寻址。

中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域。

在8086系统中，中断类型码乘4得到向量表的入口，从此处读出4字节内容即为中断向量。

6-3.答：

硬件中断是通过中断请求线输入电信号来请求处理机进行中断服务；

软件中断是处理机内部识别并进行处理的中断过程。

硬件中断一般是由中断控制器提供中断类型码，处理机自动转向中断处理程序；

软件中断完全由处理机内部形成中断处理程序的入口地址并转向中断处理程序，不需外部提供信息。

6-4.答：

以INTR请求为例。

8086完成保护现场的操作，CS、IP内容进入堆栈，清除IF、TF；

8086将类型码乘4后得到中断向量入口地址，从此地址开始读取4字节的中断处理程序的入口地址，8086从此地址开始执行程序，完成了INTR中断请求的响应过程。

6-6.答：

8259A中断控制器可以接受8个中断请求输入并将它们寄存。

对8个请求输入进行优先级判断，裁决出最高优先级进行处理，它可以支持多种优先级处理方式。

8259A可以对中断请求输入进行屏蔽，阻止对其进行处理。

8259A支持多种中断结束方式。

8259A与微处理器连接方便，可提供中断请求信号及发送中断类型码。

8259A可以进行级连以便形成多于8级输入的中断控制系统。

6-7.答：

初始化编程用来确定8259A的工作方式。

ICW1确定8259A工作的环境：

处理器类型、中断控制器是单片还是多片、请求信号的电特性。

ICW2用来指定8个中断请求的类型码。

ICW3在多片系统中确定主片与从片的连接关系。

ICW4用来确定中断处理的控制方法：

中断结束方式、嵌套方式、数据线缓冲等。

6-8.答：

在中断服务程序中，在返回主程序之前按排一条一般中断结束命令指令，8259A将ISR中最高优先级位置0，结束该级中断处理以便为较低级别中断请求服务。

6-9.答：

8259A的工作方式通过微处理器向其写入初始化命令字来确定。

初始化命令字分别装入ICW1~ICW4内部寄存器。

8259A在工作过程中，微处理器通过向其写入操作命令字来控制它的工作过程。

操作命令字分别装入OCW1~OCW3内部寄存器中。

8259A占用两个端口号，不同的命令字对应不同的端口，再加上命令字本身的特征位及加载的顺序就可以正确地把各种命令字写入对应的寄存器中。

6-10.答：

IF是8086微处理器内部标志寄存器的一位，若IF=0，8086就不响应外部可屏蔽中断请求INTR引线上的请求信号。

8259A有8个中断请求输入线，IMR中的某位为1，就把对应这位的中断请求IR禁止掉，无法被8259A处理，也无法向8086处理器产生INTR请求。

6-11.中断是指在计算机执行期间，系统内发生任何非寻常的或非预期的急需处理事件，使得CPU暂时中断当前正在执行的程序而转去执行相应的时间处理程序。

待处理完毕后又返回原来被中断处继续执行或调度新的进程执行的过程。

利用中断，计算机可以较好的实现CPU与外部设备之间的同步工作，进行实时处理，可以大大提高CPU的工作效率。

6-12.答：

ICW1=1BH（送B0H端口），ICW2=20H（送B1H端口），ICW4=03H（送B1H端口）

6-13.答：

中断方式下，外设需与主机传输数据时要请求主给予中断服务，中断当前主程序的执行，自动转向对应的中断处理程序，控制数据的传输，过程始终是在处理器所执行的指令控制之下。

直接存储器访问（DMA）方式下，系统中有一个DMA控制器，它是一个可驱动总线的主控部件。

当外设与主存储器之间需要传输数据时，外设向DMA控制器发出DMA请求，DMA控制器向中央处理器发出总线请求，取得总线控制权以后，DMA控制器按照总线时序控制外设与存储器间的数据传输而不是通过指令来控制数据传输，传输速度大大高于中断方式。

6-14.答：

DMA控制器应有DMA请求输入线，接收I/O设备的DMA请求信号；

DMA控制器应有向主机发出总线请求的信号线和接收主机响应的信号线；

DMA控制器在取得总线控制权以后应能发出内存地址、I/O读写命令及存储器读写命令控制I/O与存储器间的数据传输过程。

6-15.答：

I/O与存储器间在进行DMA传送过程中，数据是通过系统的数据总线传送的，不经过8237A的数据总线，系统数据总线是具有16位数据的传输能力的。

6-16.答：

8237A的A0~A3地址线是双向的，当8237A被主机编程或读状态处于从属状态，A0~A3为输入地址信号，以便主机对其内部寄存器进行寻址访问。

当8237A取得总线控制权进行DMA传送时，A0~A3输出低4位地址信号供存储器寻址对应单元用，A0~A3必需是双向的。

6-17.答：

8237A取得总线控制权以后进行单字节的DMA传送，传送完一个字节以后修改字节计数器和地址寄存器，然后就将总线控制权放弃。

若I/O的DMA请求信号DREQ继续有效，8237A再次请求总线使用权进行下一字节的传送。

6-18.答：

单字节传送方式下，8237A每传送完一个字节数据就释放总线，传送下一字节时再请求总线的控制权。

块传送方式下8237A必须把整个数据块传送完才释放总线。

6-19.答：

8237A取得总线控制权后，开始进行DMA传送过程，此时8237A作为主模块工作。

8237A在被处理器编程或读取工作状态时，处于从模块工作状态。

8237A处于从模块时，若CS#=0、HLDA=0说明它正被编程或读取状态，IOR#与IOW#为输入，A0~A3为输入。

8237A处于主模块时，输出地址信号A0~A15（低8位经A0~A7输出，高8位经DB0~DB7输出）。

8237A还要输出IOR#、IOW#、